[논문]소형 추적 레이더를 위한 신호처리기 설계 기술 연구

최진규; 박창현; 김윤진; 김홍락; 권준범; 김광희

doi:10.7236/jiibc.2020.20.5.71

소형 추적 레이더를 위한 신호처리기 설계 기술 연구
A Design Study of Signal Processor for Small Tracking Radar 원문보기

The journal of the institute of internet, broadcasting and communication : JIIBC, v.20 no.5, 2020년, pp.71 - 77

최진규 (LIG넥스원(주)) , 박창현 (LIG넥스원(주)) , 김윤진 (LIG넥스원(주)) , 김홍락 (LIG넥스원(주)) , 권준범 (LIG넥스원(주)) , 김광희 (국방과학연구소)

초록
AI-Helper

최근 추적 레이더는 다양한 환경에서 여러 가지 제약을 받지 않고 운용이 가능한 소형 추적 레이더 개발의 필요성을 확인하였다. 또한 소형 추적 레이더의 성능은 기존 추적 레이더와 동등 이상을 요구한다. 이런 소형 추적 레이더는 기존 추적 레이더의 소형화와 저전력화를 통해 구현할 수 있다. 본 논문에서는 소형 추적 레이더를 위한 신호처리기의 역할과 기능을 정의하고, 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 필요한 디바이스 사용의 최소화를 통한 소형화와 소비 전력의 효율을 높이기 위한 방안을 제안하였다. 소형화에 대한 방안으로 상용 DDC, 통신 controller등의 디바이스 기능을 FPGA에 구현하여 소형 추적 레이더를 위한 신호처리기를 설계하였다. 또한 효율이 좋은 Switching regulator를 사용한 전원부의 설계로 저전력 신호처리기를 설계하였다. 마지막으로 구현한 소형 추적 레이더를 위한 신호처리기의 성능시험과 소형 추적 레이더에 신호처리기를 적용한 도플러 추적 시험, 거리 추적 시험으로 신호처리기를 검증하였다.

Abstract ▼ AI-Helper

Recently, the tracking radar has confirmed the necessity of developing a small tracking radar that can be operated without various restrictions in various environments. In addition, the performance of a small tracking radar requires equal to or higher than the existing tracking radar. Such a small tracking radar can be implemented through miniaturization and low power of existing tracking radar. In this paper, the role and function of a signal processor for a small tracking radar are defined and we proposed a method to increase the efficiency of power consumption and miniaturization by minimizing the use of devices required to implement a signal processor for a small tracking radar. Used as a method for miniaturization, a device processor such as DDC and communication controller was implemented in an FPGA to design a signal processor for a small tracking radar. In addition, a low-power signal processor was designed by a power supply using a highly efficient switching regulator. Finally, the signal processor was verified by the performance test of the signal processor for the small tracking radar implemented, the Doppler tracking test using the signal processor on the small tracking radar, and the distance tracking test.

주제어

표/그림 (13)

그림 그림 1. 신호처리기 기능도 Fig. 1. Functional diagram of signal processor
그림 그림 2. 데이터획득보드 블록도 Fig. 2. Block diagram of DAQ Board
그림 그림 3. 운용제어보드 블록도 Fig. 3. Block diagram of OPC Board
그림 그림 4. 전원보드 블록도 Fig. 4. Block diagram of Power Board
그림 그림 5. 1단 주파수 하향변환 블록도와 시뮬레이션 결과 Fig. 5. Block diagram and simulation of 1-step frequency down conversion
그림 그림 6. 2단 주파수 하향변환 블록도와 시뮬레이션 결과 Fig. 6. Block diagram and simulation result of 2-step frequency down conversion
그림 그림 7. 송/수신 구간 제어 신호 생성 블럭도 Fig. 7. Block diagram of transmission/reception section control signal generation
그림 그림 8. 송신 구간 제어 신호 측정 결과 Fig. 8. Test result of transmission section control signal generation
그림 그림 9. 수신 구간 제어 신호 측정 결과 Fig. 9. Test result of reception section control signal generation
표 표 1. 선형성 오차 시험 결과 Table. 1. Test result of linearity error
표 표 2. 도플러 주파수 측정 시험 결과 Table. 2. Test result of doppler frequency
그림 그림 10. 도플러 추적 시험 결과 Fig. 10. Test result of doppler tracking
그림 그림 11. 거리 추적 시험 결과 Fig. 11. Test result of range tracking

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 절에서는 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 소형 추적 레이더에서 신호처리기의 역할을 정의하고, 역할을 수행하기 위해 필요한 기능을 정리하였다. 그리고 정의한 신호처리기의 기능을 구현하기 위한 방안을 제시하였다.
정리한 소형 추적 레이더를 위한 신호처리기의 기능을 구현하기 위해서는 디바이스 사용의 최소화를 통한 소형화와 전력 손실의 최소화가 필요하다. 본 논문에서는 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 상용 DDC, 통신 controller등의 기능을 FPGA에 구현하여 FPGA 사용의 효율성을 극대화 하였다. 또한 FPGA와 프로세서의 연산량을 분담하여 필요한 프로세서의 소요 개수를 최소화 할 수 있도록 설계하였다.
또한 소형 추적 레이더도 소형화와 저전력화를 위해 모든 구성품의 규격을 소형화와 저전력화에 맞추어 제시하고 있다^[5]. 본 논문에서는 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 소형 추적 레이더에서 신호처리기의 역할을 정의하고, 역할을 수행하기 위한 기능을 정리하였다. 정리한 소형 추적 레이더를 위한 신호처리기의 기능을 구현하기 위해서는 디바이스 사용의 최소화를 통한 소형화와 전력 손실의 최소화가 필요하다.
본 논문에서는 소형 추적 레이더를 위한 신호처리기의 역할과 기능을 정리하고, 소형 추적 레이더를 위한 신호 처리기 구현 방안을 제시하였다. 또한 신호처리기를 구현하고, 신호처리기 성능시험과 소형 추적 레이더에 적용한 거리 추적 시험과 도플러 추적 시험으로 검증하였다.
본 절에서는 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 소형 추적 레이더에서 신호처리기의 역할을 정의하고, 역할을 수행하기 위해 필요한 기능을 정리하였다. 그리고 정의한 신호처리기의 기능을 구현하기 위한 방안을 제시하였다.
본 절에서는 소형 추적 레이더를 위한 신호처리기의 FPGA 설계에 대해 정리하였다. 신호처리기의 FPGA는 ADC에서 처리된 데이터를 프로세서가 처리할 수 있는 데이터로 변환 시키는 DDC(Digital Down Converter) 기능, 송/수신 구간을 제어하는 신호 생성, 신호처리기와 연결된 통신 인터페이스의 controller 기능을 구현한다.
본 절에서는 소형 추적 레이더에 설계한 신호처리기 적용한 시험을 통해 신호처리기를 검증하였다. 소형 추적 레이더 성능시험 중 도플러 추적 시험, 거리 추적 시험을 통해 신호처리기가 정상적으로 동작함을 확인하였다.
본 절에서는 소형 추적 레이더에서 신호처리기에 요구되는 기능을 구현하기 위한 방안을 정리하였다. 신호처리 기는 표적의 정보획득을 위한 데이터획득보드, 소형 추적레이더가 표적을 지속적으로 추적하는 필요한 정보처리 및 구성품 제어를 위한 운용제어보드, 신호처리기 운용에 필요한 전원을 공급하는 전원보드로 구성하였다.

제안 방법

RS232, RS422의 통신 인터페이스는 상용 프로토콜을 적용하여 FPGA에 구현하였다. 상용 PC의 RS232, RS422 통신 포트를 사용한 시험으로 검증하였다.
0V전원을 생성한다. 고속 고성능 프로세서를 선정함으로써 증가하는 소모전력을 최소화하기 위해 linear regulator보다 효율이 뛰어난 switching regulator를 사용하여 전원부를 설계하였다. switching regulator의 사용으로 기존 추적 레이더의 신호처리기에 비해 전체 소모 전력의 10%를 감소 시켰다.
그림 6은 2단 주파수 하향 변환을 처리한 블록도와 시뮬레이션 결과이다. 그림 5와 6의 시뮬레이션 결과f를 비교했을 때, 2단 주파수 하향변환 구조가 1단 주파수 하향 변환 구조보다 약 10dB 잡음레벨 이득을 확인하여, 2단 주파수 하향변환 구조를 적용하여 DDC를 설계하였다.
본 논문에서는 소형 추적 레이더를 위한 신호처리기를 구현하기 위해 상용 DDC, 통신 controller등의 기능을 FPGA에 구현하여 FPGA 사용의 효율성을 극대화 하였다. 또한 FPGA와 프로세서의 연산량을 분담하여 필요한 프로세서의 소요 개수를 최소화 할 수 있도록 설계하였다. 또한 신호처리기 운용에 필요한 전력의 효율을 극대화 할 수 있도록 switching regulator를 적용하여 전원공급부를 설계하였다.
본 절에서는 수신동적영역 시험, 도플러 주파수 측정 시험, 송/수신 구간 제어 신호 측정 시험으로 신호처리기 기능을 검증하였다. 또한 소형 추적 레이더에 구현한 신호처리기를 적용하여 도플러추적 시험, 거리추적 시험으로 신호처리기를 검증하였다.
마지막으로 구현한 신호처리기를 사용하여 신호처리기기 성능 확인을 위한 수신동적 영역 시험, 도플러 주파수 측정시험, 송/수신 구간을 제어하는 신호 생성 시험으로 구현한 신호처리기를 검증하였다. 또한 소형 추적 레이더에 구현한 신호처리기를 적용한 도플러 추적시험, 거리추적 시험을 통해 소형 추적 레이더에서 구현한 신호처리기를 검증하였다.
데이터획득보드는 수신부에서는 입력되는 IF 신호를 처리하여 프로세서가 처리 가능한 데이터 형태로 변환하는 역할을 수행한다. 또한 송신부와 수신부의 인터페이스 중에 송/수신 구간을 제어하고, 운용 주파수 제어기능을 처리할 수 있도록 설계하였다. 데이터획득 보드의 블록도는 아래 그림 2와 같다.
또한 FPGA와 프로세서의 연산량을 분담하여 필요한 프로세서의 소요 개수를 최소화 할 수 있도록 설계하였다. 또한 신호처리기 운용에 필요한 전력의 효율을 극대화 할 수 있도록 switching regulator를 적용하여 전원공급부를 설계하였다. 마지막으로 구현한 신호처리기를 사용하여 신호처리기기 성능 확인을 위한 수신동적 영역 시험, 도플러 주파수 측정시험, 송/수신 구간을 제어하는 신호 생성 시험으로 구현한 신호처리기를 검증하였다.
본 논문에서는 소형 추적 레이더를 위한 신호처리기의 역할과 기능을 정리하고, 소형 추적 레이더를 위한 신호 처리기 구현 방안을 제시하였다. 또한 신호처리기를 구현하고, 신호처리기 성능시험과 소형 추적 레이더에 적용한 거리 추적 시험과 도플러 추적 시험으로 검증하였다.
데이터획득 보드의 신호처리 기능은 수신부에서 입력된 IF 신호를 ADC처리하여 FPGA에 전달하고, FPGA에서는 DDC 및 형 변환 처리하여 프로세서로 전달해 표적의 정보를 획득 할 수 있도록 한다. 또한 운용제어보드로부터 표적을 지속적으로 추적하기 위해 필요한 정보를 수신하여 송/수신 구간을 제어하고, 추적레이더 운용 주파수 및 운용 모드에 관련된 기능을 처리 한다.
신호처리기가 표적 정보 획득의 역할을 수행하기 위해서는 수신부에서 받은 신호를 이진화하여, 프로세서에서 디지털 필터, 푸리에변환 등의 처리를 통해 표적의 정보를 획득할 수 있는 기능이 필요하다. 또한 획득한 표적의 정보를 활용하여 소형 추적 레이더 구성품과 외부 인터페이스를 통해 송/수신 구간 및 안테나 제어와 운용 주파수, 운용 파형 제어와 같은 기능을 가지고 표적을 지속적으로 추적할 수 있는 역할을 수행한다. 신호처리기의 역할에 따른 기능은 아래 그림 1과 같이 크게 3부분으로 구분하여 정리 할 수 있다.
또한 신호처리기 운용에 필요한 전력의 효율을 극대화 할 수 있도록 switching regulator를 적용하여 전원공급부를 설계하였다. 마지막으로 구현한 신호처리기를 사용하여 신호처리기기 성능 확인을 위한 수신동적 영역 시험, 도플러 주파수 측정시험, 송/수신 구간을 제어하는 신호 생성 시험으로 구현한 신호처리기를 검증하였다. 또한 소형 추적 레이더에 구현한 신호처리기를 적용한 도플러 추적시험, 거리추적 시험을 통해 소형 추적 레이더에서 구현한 신호처리기를 검증하였다.
FPGA를 활용한 DDC 설계시 고려해야 할 사항은 FPGA에서 제한적으로 제공하는 곱셈기 자원과 몇 번에 필터 처리를 통해주파수 하향 변환 처리를 할 것인지에 대한 고려가 필요 하다^[4]. 본 논문에서는 ADC 및 DDC를 모델링하고, 시뮬레이션을 통해 DDC 구현시 소요되는 곱셈기 자원과 DDC 처리 후 잡음 레벨을 고려한 DDC를 구현하였다. 아래 그림 5는 1단 주파수 하향 변환에 대한 블록도와 시뮬레이션 결과이다.
본 절에서는 수신동적영역 시험, 도플러 주파수 측정 시험, 송/수신 구간 제어 신호 측정 시험으로 신호처리기 기능을 검증하였다. 또한 소형 추적 레이더에 구현한 신호처리기를 적용하여 도플러추적 시험, 거리추적 시험으로 신호처리기를 검증하였다.
수신 동적 영역 시험은 4개의 입력 채널에 특정 주파수의 정현파 신호의 크기를 변경하며 입력하였을 때 실시간 데이터 전처리 과정을 거쳐 출력된 신호의 크기를 측정한다. 이때 신호처리 과정을 거친 출력된 신호의 크기와 입력 신호 크기 변화 값의 차를 선형성 오차로 정의한다.
본 절에서는 소형 추적 레이더에서 신호처리기에 요구되는 기능을 구현하기 위한 방안을 정리하였다. 신호처리 기는 표적의 정보획득을 위한 데이터획득보드, 소형 추적레이더가 표적을 지속적으로 추적하는 필요한 정보처리 및 구성품 제어를 위한 운용제어보드, 신호처리기 운용에 필요한 전원을 공급하는 전원보드로 구성하였다. 데이터 획득보드, 운용제어보드, 전원보드를 구현하기 위한 블록도는 아래 그림 2,3,4와 같고, 소형 추적 레이더에서 신호처리기에 요구되는 공간적 요구사항을 만족하기 위해 3개의 보드로 구성하였다.
신호처리기의 역할에 따른 기능은 아래 그림 1과 같이 크게 3부분으로 구분하여 정리 할 수 있다. 신호처리기를 구현하기 위해 표적의 정보획득을 위한 신호처리는 데이터획득부, 표적을 지속적으로 추적하기 위한 표적 정보 처리 및 구성품 제어 관련 기능은 운용제어부에서 처리하도록 분류하여 설계하였다. 구성품 제어 기능 중 신호처리를 위한 데이터 획득 기능과 동기를 필요로 하는 일부 기능은 운용제어부에서 명령을 받아 데이터 획득부에서 처리하는 구조이다.
운용제어보드는 데이터획득보드에서 처리된 표적 데이터를 받아 표적의 거리, 속도, 각도 정보를 획득하고, 소형 추적 레이더가 지속적으로 표적을 추적할 수 있도록 알고리즘을 운용한다. 표적 추적 알고리즘 처리 결과를 이용하여 표적을 지속적으로 추적할 수 있도록 소형 추적 레이더의 구성품을 제어하는 기능을 수행한다. 운용 제어보드는 표적정보 획득 및 추적 알고리즘 운용을 위한 2개의 DSP와 구성품 통신 및 DSP 부팅을 위한 FPGA로 구성되어 있다.

대상 데이터

RS232, RS422의 통신 인터페이스는 상용 프로토콜을 적용하여 FPGA에 구현하였다. 상용 PC의 RS232, RS422 통신 포트를 사용한 시험으로 검증하였다.

성능/효과

본 절에서는 소형 추적 레이더에 설계한 신호처리기 적용한 시험을 통해 신호처리기를 검증하였다. 소형 추적 레이더 성능시험 중 도플러 추적 시험, 거리 추적 시험을 통해 신호처리기가 정상적으로 동작함을 확인하였다. 그림 10, 그림 11은 도플러 추적 시험, 거리추적 시험 결과를 나타낸 것으로 설계 개념에 따라 정상 동작함을 확인하였다.
소형 밀리미터파 신호처리기는 OOdB구간에서 선 형성 오차가 ±1dB이하로 유지되고, 채널간 오차도±1dB이하로 유지하는 구간을 동적영역으로 정의한다. 표 1은 수신동적영역 시험 결과를 나타낸 것으로 수신동적영역이 OOdB로 요구규격이 충족됨을 확인하였다.

후속연구

최근 개발되는 소형 추적 레이더는 정밀 추적을 위해 대용량의 데이터 처리를 요구하고 있다. 소형 추적 레이더의 소형화, 저전력화의 물리적인 제한을 극복함과 동시에 대용량 데이터를 실시간으로 처리할 수 있는 시스템에 대한 연구가 지속적으로 필요하다.

질의응답

핵심어	질문	논문에서 추출한 답변
	데이터획득보드의 역할은 무엇인가?	데이터획득보드는 수신부에서는 입력되는 IF 신호를 처리하여 프로세서가 처리 가능한 데이터 형태로 변환하는 역할을 수행한다. 또한 송신부와 수신부의 인터페이스 중에 송/수신 구간을 제어하고, 운용 주파수 제어기능을 처리할 수 있도록 설계하였다.
	운용 제어보드는 어떻게 구성되는가?	표적 추적 알고리즘 처리 결과를 이용하여 표적을 지속적으로 추적할 수 있도록 소형 추적 레이더의 구성품을 제어하는 기능을 수행한다. 운용 제어보드는 표적정보 획득 및 추적 알고리즘 운용을 위한 2개의 DSP와 구성품 통신 및 DSP 부팅을 위한 FPGA로 구성되어 있다. 운용제어보드의 블록도는 그림 3과 같다.
	신호처리기의 역할에 따른 기능은 어떻게 분류할 수 있는가?	신호처리기의 역할에 따른 기능은 아래 그림 1과 같이 크게 3부분으로 구분하여 정리 할 수 있다. 신호처리기를 구현하기 위해 표적의 정보획득을 위한 신호처리는 데이터획득부, 표적을 지속적으로 추적하기 위한 표적 정보 처리 및 구성품 제어 관련 기능은 운용제어부에서 처리하도록 분류하여 설계하였다. 구성품 제어 기능 중 신호처리를 위한 데이터 획득 기능과 동기를 필요로 하는 일부 기능은 운용제어부에서 명령을 받아 데이터 획득부에서 처리하는 구조이다.

참고문헌 (6)

RODGER E. ZIEMER, WILLAM H. TRANTER, D. RONALD FANNIN, "Signals and Systems", Macmillan Publishing Co. Inc., New York, 1983.
Simon Haykin, "Communication System", Second Edition, Wiley, 1983.
Jin-Kyu Choi, Youngcheol Shin, Soonil Hong, Changhyun Park, Younjin Kim, Hongrak Kim, Jun-Beom Kwon, "A Study on Real-time Data Preprocessing Techinque for Small Millimeter Wave Radar", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 19, No. 6, pp. 079-085, December 2019. DOI: https://doi.org/10.7236/JIIBC.2019.19.6.79
Jin-Kyu Choi, Han-Chun Ryu, Seung-Wook Park, Ji-Hyun Kim, Jun-Beom Kwon, "A development of the High-Performane Signal Processor for the Compact Millimeter Wave Radar", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 17, No. 6, pp. 161-167, December 2017. DOI: https://doi.org/10.7236/JIIBC.2017.17.6.161
Chaehwan Hwang, Suyeol Kim, Deokwoo Lee, " Detection of Apnea Signal using UWB Radar based on Short-Time-Fourier-Transform", Journal of the Korea Academia-Industrial cooperation Society, Vol. 20, no.7 pp151-157, July 2019. DOI: https://doi.org/10.5762/KAIS.2019.20.7.151

원문보기 상세보기
In-Sung Jeon, Sung-Taek Chung, "Design and Fabrication of signal Processor for Wideband Digital Receiver Based on AD Converter", Journal of KIIT. Vol. 15, No. 10, pp55-64, October. 2017. DOI: http://dx.doi.org/10.14801/jkiit.2017.15.10.55

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증