[논문]증강현실을 위한 임베디드 시스템의 DMA 컨트롤러 설계

장수연; 오정환; 윤영현; 이성모; 이승은

doi:10.6109/jkiice.2019.23.7.822

[국내논문] 증강현실을 위한 임베디드 시스템의 DMA 컨트롤러 설계
Design of a DMA Controller for Augmented Reality in Embedded System 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.23 no.7, 2019년, pp.822 - 828

장수연 (Department of Electronic and Information Engineering, Seoul National University of Science and Technology) , 오정환 (Department of Electronic Engineering, Seoul National University of Science and Technology) , 윤영현 (Department of Electronic Engineering, Seoul National University of Science and Technology) , 이성모 (Department of Electronic Engineering, Seoul National University of Science and Technology) , 이승은 (Department of Electronic Engineering, Seoul National University of Science and Technology)

초록
AI-Helper

증강현실은 실제 환경과 함께 가상 정보를 제공하며, 이러한 시스템을 위해 프로세서의 메모리 접근이 요구된다. 하지만 기술 발전에 따라 데이터의 양이 증가함으로써, 프로세서의 작업량 또한 증가하게 된다. 이를 해결하기 위해 임베디드 프로세서의 작업 부하를 감소시킬 수 있는 특정 모듈을 필요로 한다. 본 논문에서는 임베디드 프로세서 대신에 이미지를 출력하는 Direct Memory Acceass(DMA) 컨트롤러를 제안한다. 제안하는 DMA 컨트롤러를 Field Programmable Gate Array(FPGA)에 구현하고 Avalon Memory Mapped(Avalon-MM) 인터페이스를 기반으로 한 DMA 컨트롤러의 기능을 시연한다. 또한, DMA 컨트롤러를 Magnachip/Hynix 0.35um CMOS로 제작하고, 임베디드 시스템의 실현 가능성을 검증한다.

Abstract ▼ AI-Helper

An Augmented Reality(AR) provides virtual information with a real environment, and the processor needs to access the memory for the AR system. However, the processor has the heavy workload as the technology improvement leads to increase the size of data. We need a specific module to reduce the workload to overcome the limitation. In this paper, we propose a Direct Memory Access(DMA) controller displaying image instead of the processor. We implemented the proposed DMA controller on a Field Programmable Gate Array(FPGA) and demonstrated the functionality of the DMA controller based on an Avalon Memory Mapped(Avalon-MM) interface. Also, the DMA controller is fabricated by using Magnachip/Hynix 0.35um CMOS technology and verified the feasibility of the embedded system.

Keyword

표/그림 (9)

그림 Fig. 1 The structure of the entire system
그림 Fig. 2 The architecture of the DMA controller
그림 Fig. 3 The simulation result of the wait_request signal
그림 Fig. 7 Layout of the DMA controller
그림 Fig. 4 Wait state initialization of the SDRAM
그림 Fig. 5 Output of the image data from the DMA Control module
그림 Fig. 6 The system architecture of the DMA controller
그림 Fig. 8 The front of the proposed DMA controller
그림 Fig. 9 The back of the proposed DMA controller

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

대상 데이터

2 illustrates the architecture of the DMA controller in the proposed embedded system. The DMA controller consists of a DMA control module, a FIFO control module, and a display control module. An Avalon Memory Mapped (Avalon-MM) interface is used to communicate signals or data among the processor, the DMA controller, and the SDRAM.
The FIFO control module is composed of two 32-bit FIFOs and two 16-bit FIFOs. Each size of two 32-bit FIFOs and two 16-bit FIFOs is 2048-byte.

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증