선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 따라서, 본 연구에서는 공정 진행중 Wafer의 회로패턴의 위치를 정확히 검사하고 이 Data를 기반으로 공정 장비간 Data 연계성 확보를 통해 공정 중 발생되는 불량을 최소화 하고 Wafer Edge 수율을 향상 시킬 수 있는 검사장비 개발하고자 한다. 반도체 웨이퍼 제조공정에 필요한 하드 마스크 포토레지스터 스트립의 검사 시스템은 웨이퍼 하드 마스크 포토레지스터 스트립 공정 이후에 웨이퍼의 엣지에서 스트립 공정 영역까지의 거리 측정을 통하여 웨이퍼에 형성된 회로 패턴의 위치를 검사하여 실시간으로 공정의 상태를 확인하게 하는 검사시스템이다.
제안 방법
- CCD 검사기는 CCD를 이용한 Wafer Edge 측정을 통하여 박막층이 Wafer 영역에서의 위치 값을 측정하고 분석을 진행하고, Wafer를 회전시키면서 일정 각도별로 측정하여 전체 Wafer 영역에서의 위치 값을 측정하고 분석한다.
- CCD 모듈과 레이저 변위센서를 통해 도출된 결과 Data 를 통계적으로 분석하고, 누적 Data를 기반으로 Wafer Strip 후 Edge영역의 경향성을 분석한 후에 통계적 제어처리 프로그램 구축한다.
- 심도를 고려하여 최적의 FOV를 갖는 Lens 사양은 외부 통측 조명을 적용하여 촬영 데이터의 밝기가 필요하다. CCD 모듈의 정밀 위치조절을 위한 매뉴얼 Stage는 상하 심도 조절, 좌우 포커스 조절을 위해 X, Y, Z 적용하고, CCD 모듈의 위치변화를 방시하기 위한 별도의 보호케이스를 제작한다.
- 검사기에 적용되는 레이저변위센서 관련 국내외 메이커 분석 및 사양을 검토하고 서보모터의 출력과 토크선도, 회전분해능 등에 검토를 시행한다. CCD 모듈의 해상도에 따른 특성 분석 및 주변 유틸리티 유닛 사양을 정하고 Wafer Chuck으로 사용되는 다양한 세라믹에 소재를 분석(Sintered-Sic, RB-SiC 등)한다. 현재 반도체 공정에 쓰이는 세라믹에 대한 검사를 이루어지고 있지 않아 세라믹소재에 대한 검사 공정도 추후에 필요할 것으로 보인다.
- PC 기반 전용 커트롤러 구축은 Motion, I/O 등 주요 전기부품 배선을 진행하고, 변위센서 측정 Data를 기반으로 Wafer Stage 보상 프로그램 구축한다. Wafer 보상이후 CCD모듈을 이용한 Wafer Edge쪽을 측정하고, Bevel영역, Gap영역, Slop 영역 촬영 및 Data를 구축 후 검사프로그램 만든다.
- 개발된 제품은 Wafer Edge에 식각된 영역과 박막층이 확인 가능하며 머신 비전 소스를 자체 구성한 측정 방식을 사용하였고, Fig. 5는 본 연구개발을 통하여 측정된 이미지를 보여준다.
- 개발하고자 하는 검사 시스템은 Wafer의 상태(휨, 두께 편차 등)를 비접촉 레이저 변위센서를 이용하여 측정하고 이 데이터를 검사유닛으로 전송하고 해당 영역의 이미지를 통해 2진화 기법으로 Strip 완료된 Wafer 영역을 검사하여 회로 패턴의 위치와 박막(Layer)층의 위치를 검사하는 시스템이다.
- 검사기에 적용되는 레이저변위센서 관련 국내외 메이커 분석 및 사양을 검토하고 서보모터의 출력과 토크선도, 회전분해능 등에 검토를 시행한다. CCD 모듈의 해상도에 따른 특성 분석 및 주변 유틸리티 유닛 사양을 정하고 Wafer Chuck으로 사용되는 다양한 세라믹에 소재를 분석(Sintered-Sic, RB-SiC 등)한다.
- 하드마스크스트립(Hard Disk Strip)은 반도체 회로가 더욱 미세한 공정이 필요해지고 회로의 패턴에 대한 변형을 막기 위한 재질이다. 고적층된 포토레지스트 층 아래에 존재하는 하드마스크 층이 패턴을 구성한 이후에 하드마스크 층을 스트립하는 과정에 대한 기술을 개발하여 반도체 웨이퍼 검사기 공정의 국산화를 이루었다.
- 반도체 공정담당자를 통한 Wafer Edge 수율 향상을 위한 검사를 통한 기술을 확립한다. 공정에 적용되는 Wafer의 사양을 검토가 필요하는데 Wafer 두께 편차, Wafer 외경편차, Bevel영역 등에 대한 분석을 진행한다.
- Wafer 검사영역 선정 및 공정을 분석하고, 공정장비와 연계할 수 있는 통신방법 선정한다. 반도체 공정담당자를 통한 Wafer Edge 수율 향상을 위한 검사를 통한 기술을 확립한다. 공정에 적용되는 Wafer의 사양을 검토가 필요하는데 Wafer 두께 편차, Wafer 외경편차, Bevel영역 등에 대한 분석을 진행한다.
- 반도체 웨이퍼 제조업체와 연계하여 Pre-test용 검사 Kit 구성하고, 레이저 변위센서와 CCD 모듈을 이용해 Wafer 검사영역 Pre-Test 진행한다. Test 결과를 기반으로 검사 유닛 선정에 적용한다.
- 백색레이저 변위센서를 이용한 Wafer 두께 및 평탄도 측정 유닛 검토한다. 백색레이저 변위센서 제조사와 연계하여 웨이퍼 두께 및 평탄도 측정이 가능한 사양을 적용한다.
- 선행연구를 통해 도출된 Wafer 검사 관련 Data 분석 및 개발 방향을 정립하고, 개발일정 수립 및 검사기 관련 센서, CCD, 서보모터, Wafer Chuck 형상/소재 등에 검토를 진행한다.
- 검사장비를 통하여 Bevel 영역 길이 측정, 웨이퍼 두께 측정, 외경 측정, 형성된 박막 레이어 층 Edge까지의 거리 측정이 가능하고, 측정된 데이터를 수합하여 웨이퍼에 형성된 회로 패턴의 위치에 대한 검출이 가능하다. 웨이퍼에 존재하는 결함을 광학기술을 이용하여 검사시스템을 구축하여 형상결함과 표면 결함을 검사하였다 [5]. 실리콘의 초정밀 미세가공에 기계 가공만을 사용하여 생산성과 비용에 대한 효율을 얻은 연구도 진행되었다 [6].
- 일본업체인 키엔스(Kyence)와 Wafer Edge 검사를 통하여 기술에 대한 독창성과 차별성을 나타내었다. 키엔스와의 검사영역 부분에서는 큰 차이점을 나타내지는 않았다.
- 백색레이저 변위센서 제조사와 연계하여 웨이퍼 두께 및 평탄도 측정이 가능한 사양을 적용한다. 전체적인 분해능, 재현성, 데이터 소스, 측정 영역 등에 대한 진단을 실시한다. 변위센서 위치조절을 위해 1㎛급 매뉴얼 스테이지를 X, Y, Z 축 구동하여 구성한다.
- 주요 유닛 구성은 프레임 및 구조물이 있고, Al 프로파일 또는 제관물 도장을 통해 제작하고, 구조해석 진행을 토한 구조적 안정성 확보한다.
- 반도체 패턴의 미세화와 가격 경쟁력을 위하여 포토 마스크는 대구경화되고 세선화되었다. 표면 평탄도와 공학적 두께 분포 굴절률의 균일성의 신뢰성 향상을 위하여 광학적 두께의 편차량을 통한 측정오차를 측정하였다 [4].
대상 데이터
- 2㎛이하급 Resolution 사양을 사용한다. LED Type 고내구성 조명의 선정은 조명 Color에 따른 Wafer 검사영역 Data 분석을 통해 최적의 조명을 선정한다.
이론/모형
- Wafer 검사영역 선정 및 공정을 분석하고, 공정장비와 연계할 수 있는 통신방법 선정한다. 반도체 공정담당자를 통한 Wafer Edge 수율 향상을 위한 검사를 통한 기술을 확립한다.
성능/효과
- Wet Strip공정에 대한 매개 변수를 체계적으로 연구하고 결함을 스캔을 통하여 검출하고 청정 효율을 평가하는 연구가 이루어졌다. Wet Strip의 최적화로 금속 결함 밀도가 현저히 감소하고 장치의 신뢰성이 검증되면 수율이 20%이상 향상됨을 보였다 [1]. 공초점 원리를 이용하여 3차원 형상으로 거칠기나 높이의 변화를 측정하는 시스템이 개발되었다 [2].
- 그리고, 박막 영역의 이미지를 확보하는 부분에서는 뚜렷한 차이점을 보였고, 키엔스의 측정 이미지는 명확한 이미지를 보여주지 못했다. 기술 개발을 통하여 얻음 측정 이미지는 Wafer Edge의 식각된 영역과 박막층에서 확인이 가능하였다.
- 세계적인 검사기술을 확보한 일본 키엔스 보다 우위성을 확보할 수 있는 연구결과를 얻었으며, 현재 고객사인 PSK와 SK하이닉스에서 요청하고 있는 안정적인 검사기를 개발할 경우 해당 검사기 시장은 당사 디에이치텍인 모두 선점할 수 있을 것으로 예상된다. 또한 일본 기술이 따라올 수 없도록 검사기 사양을 업그레이드하고 보다 안정적이고 명확한 검사기 개발이 절실한 실정이다.
- 일본 키엔스사에서 개발한 제품은 검사영역에서는 큰 차이가 없었지만 오픈 소스 접근이 불가능하도록 검사영역 수치계산의 한계가 있음을 확인하였다. 또한 박막 영역 이미지 확보에 대하여 한계점을 보여주었다.
후속연구
- 3와 같다. 향후 반도체 공정 안정성 확보와 수율 향상을 위해서는 반드시 관련 검사장비의 개발이 필요하고, 현재까지 검사와 관련한 해결책은 없는 상태이다.
- CCD 모듈의 해상도에 따른 특성 분석 및 주변 유틸리티 유닛 사양을 정하고 Wafer Chuck으로 사용되는 다양한 세라믹에 소재를 분석(Sintered-Sic, RB-SiC 등)한다. 현재 반도체 공정에 쓰이는 세라믹에 대한 검사를 이루어지고 있지 않아 세라믹소재에 대한 검사 공정도 추후에 필요할 것으로 보인다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.