[논문]DRAM 커패시터의 질화막 내산화성 평가에 관한 연구

정윤근; 강성준; 정양희

doi:10.13067/jkiecs.2021.16.3.451

DRAM 커패시터의 질화막 내산화성 평가에 관한 연구
A Study on the Evaluation of Oxidation Resistance of Nitride Films in DRAM Capacitors 원문보기

한국전자통신학회 논문지 = The Journal of the Korea Institute of Electronic Communication Sciences, v.16 no.3, 2021년, pp.451 - 456

정윤근 (전남대학교 기계설계공학부) , 강성준 (전남대학교 전기및반도체공학과) , 정양희 (전남대학교 전기및반도체공학과)

초록
AI-Helper

반도체 메모리 소자의 커패시터에서 셀 커패시턴스의 향상과 scale down을 위해 유전막으로써 적층형 ONO 구조가 도입되었고 이들의 박막화가 지속적으로 시도되고 있으나 공정 처리 과정에서 많은 문제들이 대두되고 있다. 본 연구에서는 L/L LPCVD를 사용하여 약 10Å의 자연산화막 성장을 억제함으로써 3fF/cell의 정전 용량을 확보할 수 있었다. 또한 유전막의 박막화에 따른 질화막의 이상산화에 미치는 영향을 고찰함으로써 내산화성을 확보할 수 있는 유전막 형성의 안정적인 공정 관리 방법을 제안하였다.

Abstract ▼ AI-Helper

In order to improve the cell capacitance and scale down in capacitors of semiconductor memory devices, a stacked ONO structure has been introduced as a dielectric layer and thinning of these layers has been attempted continuously. However, many problems have emerged in the manufacturing process. In this study, L/L LPCVD system was used to suppress the growth of natural oxide film of about 10 Å, which was able to secure the capacitance of 3fF / cell. In addition, we investigated the effect of thinning of the dielectric film on the abnormal oxidation of the nitride film, and proposed a stable process control method for forming the dielectric film to ensure oxidation resistance.

주제어

표/그림 (8)

그림 그림 1. L/L LPCVD 장치의 개략도 Fig. 1 Schematic diagram of LPCVD system with load lock
그림 그림 2. Fin 구조 커패시터 단면도 Fig. 2 The cross section of Fin type capacitor
그림 그림 3. Non-L/L과 L/L LPCVD의 Zone별 자연산화막 Fig. 3 Natural oxide films according to zones of non-L/L and L/L LPCVD
그림 그림 4. 질화막 내산화성 평가 시료 제작 및 방법 Fig. 4 The sample preparation and method for oxidation resistance evaluation of nitride films
그림 그림 5. 질화막 증착온도에 따른 산화전후 두께차(745℃) Fig. 5 Thickness difference before and after oxidation according to deposition temperature of nitride films(745℃)
그림 그림 6. 질화막 증착온도에 따른 산화전후 두께차(700℃) Fig. 6 Thickness difference before and after oxidation according to deposition temperature of nitride films(700℃)
그림 그림 7. 증착온도에 따른 질화막 성장의 zone별 의존성(745℃) Fig. 7 Dependence of each zone on nitride film thickness according to deposition temperature(745℃)
그림 그림 8. 증착온도에 따른 질화막 성장의 zone별 의존성(700℃) Fig. 8 Dependence of each zone on nitride film thickness according to deposition temperature(745℃)

참고문헌 (10)

S. Mori, E. Sakagami, H. Araki, Y. Kaneko, K. Narita, Y. Ohshima, N. Aria, and K. Yoshikawa, "ONO inter-poly dielectric scaling for nonvolatile memory applications," IEEE Trans. on Electron Devices, vol. 38, no. 2, Feb. 1991, pp. 386-391.

상세보기
S. Mun, S. Kang and Y. Joung, "A study on the DC parameter matching according to the shrink of 0.13㎛ technology," J. of the Korea Institute of Electronic Communication Science, vol. 9, no. 11, Nov. 2014, pp. 1227-1232.

원문보기 상세보기
S. Mun, S. Kang and Y. Joung, "A study on Flicker Noise Improvement by Decoupled Plasma Nitridation," J. of the Korea Institute of Electronic Communication Science, vol. 9, no. 7, July 2014, pp. 747-752.

원문보기 상세보기
K. Wu, C. S. Pan, J. J. Shaw, P. Freiberger, and G. Sery "A model for EPROM intrinsic charge loss through ONO interpoly dielectric," IEEE Reliability Physics Symposium, 28th Annual Proceedings, Yokohama, Japan, Mar. 1990, pp. 145-149.
C. S. Pan, K. J. Wu, P. P. Freiberger, and G. Sery, "A scaling methodology for oxide-nitride-oxide interpoly dielectric for EPROM applications," IEEE Trans. Electron Devices, vol. 37, no. 6, June 1990, pp. 1439-1443.

상세보기
Y. Ohji, T. Kusaka, I. Yoshida, A. Hiraiwa, K. Yagi, K. Mukai, and O. Kasahara, " Reliability of nano-meter thick multi-layer dielectric films on polycrystallline silicon," IEEE Physics Symposium, 25th Annual, Sandiego, CA, USA, Apr. 1987, pp. 55-59.
Y. Chung, S. Kang, and Y. Joung, "Analysis of process parameters on cell capacitances of memory devices,"J. of the Korea Institute of Electronic Communication Science, vol. 12, no. 5, Oct. 2017, pp. 791-796.

원문보기 상세보기
H. Kotaki, M. Nakano, Y. Takegawa, S. Kakimoto, Y. Mori, K. Mitsuhashi, J. Takagi, S. Tsuchimoto and Y. Akagi, "Novel Elevated Silicide Source / Drain by Load Lock LPCVD-Si and Advanced Silidation Processing," IEEE International Electron Device Meeting 93, Tokyo, Japan, Dec. 1993, pp. 839-842.
S. M. Sze, VLSI Technology. Singapore: McGraw-Hill, 2002.
W. Yoon, S. Kang, and Y. Joung, "Study on the trap parameter according to the nitridation conditions of the oxide films," J. of the Korea Institute of Electronic Communication Science, vol. 11, no. 5, May 2016, pp. 473-478.

원문보기 상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증