[논문]저전력 AES 암호시스템을 위한 경량의 S-Box 설계

이상홍

doi:10.7236/jiibc.2022.22.1.1

초록
AI-Helper

본 논문에는 저전력 AES(Advanced Encryption Standard) 암호시스템을 구현하기 위한 합성체 기반의 경량 S-Box 구조 설계를 제안한다. 제안한 방법에서는 GF(((2²)²)²) 상에서 사용면적 및 처리속도의 개선을 위해서 x², λ, 그리고 GF((2²)²) 등 3개의 모듈을 1개의 모듈로 통합한 단순 구조로 설계한다. 설계된 AES S-Box는 Verilog-HDL를 기반으로 하여 구조적 모델링을 하였으며, Xilinx ISE 14.7툴 상에서 Spartan 3s1500l FPGA 소자를 타켓으로 하여 논리합성을 수행하였다. 논리적인 동작을 검증을 위한 시뮬레이션은 Modelsim 10.3 툴을 이용하였으며, 시뮬레이션 결과를 통하여 설계된 S-Box가 정확히 동작함을 확인하였다.

Abstract ▼ AI-Helper

In this paper, the design of lightweight S-Box structure for implementing a low power AES cryptosystem based on composite field. In this approach, the S-Box is designed as a simple structure by which the three modules of x2, λ, and GF((22)2) merge into one module for improving the usable area...

In this paper, the design of lightweight S-Box structure for implementing a low power AES cryptosystem based on composite field. In this approach, the S-Box is designed as a simple structure by which the three modules of x2, λ, and GF((22)2) merge into one module for improving the usable area and processing speed on GF(((22)2)2). The designed AES S-Box is modelled in Veilog-HDL at structural level, and a logic synthesis is also performed through the use of Xilinx ISE 14.7 tool, where Spartan 3s1500l is used as a target FPGA device. It is shown that the designed S-Box is correctly operated through simulation result, where ModelSim 10.3. is used for performing timing simulation.

주제어

표/그림 (8)

그림 그림 1. AES 암호 알고리듬 Fig. 1. AES encryption algorithm
그림 그림 2. 합성체 기반의 S-Box 블록도^[9] Fig. 2. Block diagram of Composite Field based S-Box^[9]
그림 그림 3. 제안하는 합성체 기반의 경량 S_Box 구조 Fig. 3. Proposed lightweight S-Box structure based on Composit Field
그림 그림 4. 제안하는 경량 S_Box의 Main 모듈 Fig. 4. Main module of proposed lightweight S-Box
그림 그림 5. 구현된 S-Box의 RTL 회로 Fig. 5. RTL schematic of Implemented S-Box
그림 그림 6. S-Box의 시뮬레이션 결과 Fig. 6. S-Box simulation result
표 표 1. AES S-Box의 성능비교 Table 1. Performance comparison of AES S-Box
표 표 2. 파이프라인으로 구성된 AES S-Box의 성능비교 Table 2. Performance comparison of pipelined AES S-Box

AI 본문요약
AI-Helper

제안 방법

본 논문에서는 메모리 용량과 처리속도를 개선하기 위한 경량의 S-Box의 구조를 설계한다.

대상 데이터

본 논문에서 제안한 AES 암호화를 위한 경량 AES S-Box는 Verilog-HDL을 사용하여 기술하였고, Xilinx ISE 14.7툴 상에서 Spartan 3s1500l FPGA 소자를 타깃으로 하여 합성을 수행하였다. 그림 5는 합성결과를 캡쳐한 RTL schematic 뷰를 나타낸다.

참고문헌 (10)

Min-Sup Kang, "Design of Real-Time CCTV Image Security Systems using Frame Partition Threads", Journal of KIIT, Vol. 19, No. 3, pp. 113-119, Mar 2021. DOI: https://doi.org/10.14801/jkiit.2021.19.3.113

상세보기
Hong-Pil Kwon, Jae-Cheol Ha, "Power Analysis Attack of Block Cipher AES Based on Convolutional Neural Network", Journal of the Korea Academia-Industrial cooperation Society(JKAIS), Vol. 21, No. 5, pp. 14-21, 2020. DOI: https://doi.org/10.5762/KAIS.2020.21.5.14

원문보기 상세보기
Su-Bong Ryu, Min-Sup Kang, "Implementation of Image Security System for CCTV Using Analysis Technique of Color Informations", The Journal of the Institute of Internet, Broadcasting and Communication, Vol. 12, No. 5, pp. 219-227, Oct 2021. DOI: https://doi.org/10.7236/JIWIT.2012.12.5.219

원문보기 상세보기
CISCO, "IoT", https://www.cisco.com/c/en/us/solutions/internet-of-things/overview.html#~stickynav1(accessed Jan., 10, 2017.
M. Katagi and S. Moriai, "Lightweight Cryptography for the Internet of Things", sony corporation, 2011. 3.
Abhishek Kumar and Sokat Tejani, "S-BOX Architecture" : Futuristic Trends in Network and Communication Technologies, :Springer Singapore, 2019. DOI: https://doi.org/10.1007/978-981-13-3804-5_2
Pammu, A.A., Chong, K.-S., Gwee, B.-H.: Secured low power overhead compensator Look-Up-Table(LUT) Substitution Box (S-Box) Architecture, IEEE International Conference on Networking, Architecture, and Storage (NAS), August 2016, pp. 1-7, 2016.
FIPS 197, "Advanced Encryption Standard (AES)", November 26, 2001.
Edwin NC Mui, "Practical Implementation of Rijndael S-Box Using Combinational Logic", Custom R&D Engineer Texco Enterprise Pvt.Ltd, 2007.
Saurabh Kumar, V.K. Sharma and K. K. Mahapatra, "Low Latency VLSI Architecture of S-Box for AES Encryption" IEEE International Conference on Circuits, Power and Computing Technologies (ICCPCT), March 2013. DOI: https://doi.org/10.1109/ICCPCT.2013.6528906

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

저전력 AES 암호시스템을 위한 경량의 S-Box 설계
Design of Lightweight S-Box for Low Power AES Cryptosystem 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

표/그림 (8)

표/그림 (8)

AI 본문요약
AI-Helper

제안 방법

대상 데이터

후속연구

참고문헌 (10)

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

저전력 AES 암호시스템을 위한 경량의 S-Box 설계 Design of Lightweight S-Box for Low Power AES Cryptosystem 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

표/그림 (8) 모든 표/그림 보기

표/그림 (8) 슬라이드로 보기

AI 본문요약 엑셀 다운로드 AI-Helper

제안 방법

대상 데이터

후속연구

참고문헌 (10)

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

저전력 AES 암호시스템을 위한 경량의 S-Box 설계
Design of Lightweight S-Box for Low Power AES Cryptosystem 원문보기

초록
AI-Helper

표/그림 (8)

표/그림 (8)

AI 본문요약
AI-Helper