탄화규소 (3C-SiC) 나노선 트랜지스터의 제작 및 2D ATLAS 시뮬레이션 비교 연구 Fabrication of 3C-SiC Nanowire Field-effect Transistors and Their Simulation Study by Using the 2D ATLAS Simulator
본 연구에서는 탄화규소 나노선 트랜지스터를 제작하여 실제 소자의 전기적인 특성을 분석하였으며 실험에서 나타난 결과를 2D ATLAS시뮬레이션을 이용하여 비교하였다. 실험에서 제작된 탄화규소 나노선은 hot-wall 방식의 화학기상증착 방법을 이용하여 합성하였으며, 지름은 40 ~ 100 nm 이다. 합성된 탄화규소 나노선을 후면 게이트 전계효과 트랜지스터 (back-gated field-effect transistors) 로 제작하였으며, 이를 2D ATLAS 시뮬레이션을 통해 탄화규소 나노선 트랜지스터 소자 동작특성을 비교 분석하였다. 2D ATLAS 시뮬레이션에서의 탄화규소 나노선의 길이와 채널의 길이, 지름은 제작된 소자와 같은 4 ㎛, 3 ㎛, 45 nm 이고, 일정한 전하 농도를 갖는다고 가정하였으며, 지름이 작아짐에 따라 나타나는 양자효과는 본 연구에서는 배제하였다. 실험결과와 시뮬레이션의 결과를 비교한 후 전하 농도가 1.5 × 1017 cm-3 일 때 전류 on/off ratio (Ion/Ioff) 와 이동도 (μ) 는 각각 6.16 과 3.06 × 103 cm2/V·s 를 갖는 소자 제작이 가능함을 알 수 있었다.
본 연구에서는 탄화규소 나노선 트랜지스터를 제작하여 실제 소자의 전기적인 특성을 분석하였으며 실험에서 나타난 결과를 2D ATLAS 시뮬레이션을 이용하여 비교하였다. 실험에서 제작된 탄화규소 나노선은 hot-wall 방식의 화학기상증착 방법을 이용하여 합성하였으며, 지름은 40 ~ 100 nm 이다. 합성된 탄화규소 나노선을 후면 게이트 전계효과 트랜지스터 (back-gated field-effect transistors) 로 제작하였으며, 이를 2D ATLAS 시뮬레이션을 통해 탄화규소 나노선 트랜지스터 소자 동작특성을 비교 분석하였다. 2D ATLAS 시뮬레이션에서의 탄화규소 나노선의 길이와 채널의 길이, 지름은 제작된 소자와 같은 4 ㎛, 3 ㎛, 45 nm 이고, 일정한 전하 농도를 갖는다고 가정하였으며, 지름이 작아짐에 따라 나타나는 양자효과는 본 연구에서는 배제하였다. 실험결과와 시뮬레이션의 결과를 비교한 후 전하 농도가 1.5 × 1017 cm-3 일 때 전류 on/off ratio (Ion/Ioff) 와 이동도 (μ) 는 각각 6.16 과 3.06 × 103 cm2/V·s 를 갖는 소자 제작이 가능함을 알 수 있었다.
We report on the electrical characteristics of 3C-SiC nanowire (NW) field-effect transistors (FETs), which were prepared by using conventional electron-beam lithography (EBL). The SiC NWs used in the FETs were normally in the range of 40 ~ 100 nm. In addition, the current-voltage (I-V) characteristi...
We report on the electrical characteristics of 3C-SiC nanowire (NW) field-effect transistors (FETs), which were prepared by using conventional electron-beam lithography (EBL). The SiC NWs used in the FETs were normally in the range of 40 ~ 100 nm. In addition, the current-voltage (I-V) characteristics of the SiC NW FETs were compared with the simulated results. From the 2D ATLAS simulation, the carrier mobility and the on/off ratio were estimated to be ~3.06 × 103 cm2/V·s and ~ 6.16, respectively. We also noticed that detailed studies, such as direct doping and modulation of the doping in SiC NWs, are required for further fabrication of high-performance SiC NW-based devices.
We report on the electrical characteristics of 3C-SiC nanowire (NW) field-effect transistors (FETs), which were prepared by using conventional electron-beam lithography (EBL). The SiC NWs used in the FETs were normally in the range of 40 ~ 100 nm. In addition, the current-voltage (I-V) characteristics of the SiC NW FETs were compared with the simulated results. From the 2D ATLAS simulation, the carrier mobility and the on/off ratio were estimated to be ~3.06 × 103 cm2/V·s and ~ 6.16, respectively. We also noticed that detailed studies, such as direct doping and modulation of the doping in SiC NWs, are required for further fabrication of high-performance SiC NW-based devices.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.