$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Anomalous Width Dependence of Gate Current in High- $K$ Metal Gate nMOS Transistors

IEEE electron device letters : a publication of the IEEE Electron Devices Society, v.36 no.8, 2015년, pp.739 - 741  

Duhan, Pardeep (Dept. of Electr. Eng., IIT Bombay, Mumbai, India) ,  Ganeriwala, Mohit D. (Dept. of Electr. Eng., IIT Gandhinagar, Ahmedabad, India) ,  Rao, V. Ramgopal (Dept. of Electr. Eng., IIT Bombay, Mumbai, India) ,  Mohapatra, Nihar R. (Dept. of Electr. Eng., IIT Gandhinagar, Ahmedabad, India)

Abstract AI-Helper 아이콘AI-Helper

This letter analyzes the width dependence of gate current observed in nMOS transistors fabricated using the 28-nm gate-first CMOS process. It is experimentally shown that the gate current density is ~10× lower for 80-nm wide high permittivity (K) dielectrics and metal gate nMOS transistors co...

주제어

참고문헌 (9)

  1. Guha, Supratik, Narayanan, Vijay. Oxygen Vacancies in High Dielectric Constant Oxide-Semiconductor Films. Physical review letters, vol.98, no.19, 196101-.

  2. Wong, Hei, Iwai, Hiroshi. On the scaling issues and high-κ replacement of ultrathin gate dielectrics for nanoscale MOS transistors. Microelectronic engineering, vol.83, no.10, 1867-1904.

  3. Kerber, A., Cartier, E., Pantisano, L., Degraeve, R., Kauerauf, T., Kim, Y., Hou, A., Groeseneken, G., Maes, H.E., Schwalke, U.. Origin of the threshold voltage instability in SiO2/HfO2 dual layer gate dielectrics. IEEE electron device letters : a publication of the IEEE Electron Devices Society, vol.24, no.2, 87-89.

  4. Robertson, John. High dielectric constant gate oxides for metal oxide Si transistors. Reports on progress in physics, vol.69, no.2, 327-396.

  5. Walke, A. M., Mohapatra, N. R.. Effects of Small Geometries on the Performance of Gate First High- $\kappa$ Metal Gate NMOS Transistors. IEEE transactions on electron devices, vol.59, no.10, 2582-2588.

  6. Borkar, Shekhar, Chien, Andrew A.. The future of microprocessors. Communications of the ACM, vol.54, no.5, 67-77.

  7. Proc Symp VLSI Technol A cost effective 32 nm high- $\kappa$ /metal gate CMOS technology for low power applications with single-metal/gate-first process chen 2008 88 

  8. Proc SSDM Effects of HfO2 and lanthanum capping layer thickness on the narrow width behavior of gate first high- $\kappa $ and metal gate NMOS transistors naresh 2013 79 

  9. Proc Symp VLSI Technol High-performance high- $\kappa $ /metal gates for 45 nm CMOS and beyond with gate-first processing chudzik 2007 194 

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로