[논문]Modeling of FinFET Parasitic Source/Drain Resistance With Polygonal Epitaxy

Kim, JungHun; Huynh, Hai Au; Kim, SoYoung

doi:10.1109/TED.2017.2685527

[해외논문] Modeling of FinFET Parasitic Source/Drain Resistance With Polygonal Epitaxy

IEEE transactions on electron devices, v.64 no.5, 2017년, pp.2072 - 2079

Kim, JungHun (Semiconductor Research Center, Samsung Electronics, Yongin, South Korea) , Huynh, Hai Au (College of Information and Communication Engineering, Sungkyunkwan University, Suwon, South Korea) , Kim, SoYoung

Abstract ▼ AI-Helper

In this paper, we introduce a new compact model of the parasitic resistance of a FinFET with a hexagonal-shaped raised source-drain (S/D) structure. In contrast to previousmodels that divided the extrinsic S/D region into three parts, we redefined the region boundaries and modeled them as a series connection of accumulation resistance, gradient resistance, bulk resistance, and contact resistance. The newly added bulk resistance-model accounts for the highly doped silicon region. We also significantly improved the contact resistance model to reflect the contact area and contact resistivity for better accuracy in the raised S/D region. We validated the accuracy of our model by varying the gate voltage, doping diffusion length, epitaxy silicon height, and contact resistivity, finding the model errors to be within 2% of the 3-D technology CAD device simulation results.

참고문헌 (19)

Proc SISPAD Specific contact resistivity of n-type Si and Ge M-S and M-I-S contacts kim 2015 234
Coss, B. E., Smith, C., Wei-Yip Loh, Majhi, P., Wallace, R. M., Kim, J., Jammy, R.. Contact Resistance Reduction to FinFET Source/Drain Using Novel Dielectric Dipole Schottky Barrier Height Modulation Method. IEEE electron device letters : a publication of the IEEE Electron Devices Society, vol.32, no.7, 862-864.

상세보기
Martens, Koen, Rooyackers, R., Firrincieli, A., Vincent, B., Loo, R., De Jaeger, B., Meuris, M., Favia, P., Bender, H., Douhard, B., Vandervorst, W., Simoen, E., Jurczak, M., Wouters, D. J., Kittl, J. A.. Contact resistivity and Fermi-level pinning in n-type Ge contacts with epitaxial Si-passivation. Applied physics letters, vol.98, no.1, 013504-.

상세보기
Adusumilli, Praneet, Alptekin, Emre, Breil, Nicolas. (Invited) Challenges in Contact Technologies for Planar/Non-Planar Si Technologies. ECS transactions, vol.61, no.3, 111-117.

상세보기
10.1109/VLSIT.2012.6242496
Reggiani, S.., Gnani, E.., Gnudi, A.., Rudan, M.., Baccarani, G... Low-Field Electron Mobility Model for Ultrathin-Body SOI and Double-Gate MOSFETs With Extremely Small Silicon Thicknesses. IEEE transactions on electron devices, vol.54, no.9, 2204-2212.

상세보기
Semiconductor Physiss and Devices Basic Principles 3th ed neamen 2003
Masetti, G., Severi, M., Solmi, S.. Modeling of carrier mobility against carrier concentration in arsenic-, phosphorus-, and boron-doped silicon. IEEE transactions on electron devices, vol.30, no.7, 764-769.

상세보기
Thin Solid Films Resistance calculations for thin film patterns hall 1986 30 277
Proc ITC-CSCC The effect of contact boundary on bulk resistance in hexagonal shaped source/drain in FinFETs kim 2015 366
Dixit, A., Kottantharayil, A., Collaert, N., Goodwin, M., Jurczak, M., De Meyer, K.. Analysis of the parasitic S/D resistance in multiple-gate FETs. IEEE transactions on electron devices, vol.52, no.6, 1132-1140.

상세보기
Ng, K.K., Lynch, W.T.. Analysis of the gate-voltage-dependent series resistance of MOSFET's. IEEE transactions on electron devices, vol.33, no.7, 965-972.

상세보기
Chang-Woo Sohn, Chang Yong Kang, Myung-Dong Ko, Do-Young Choi, Hyun Chul Sagong, Eui-Young Jeong, Chan-Hoon Park, Sang-Hyun Lee, Ye-Ram Kim, Chang-Ki Baek, Jeong-Soo Lee, Lee, J. C., Yoon-Ha Jeong. Analytic Model of S/D Series Resistance in Trigate FinFETs With Polygonal Epitaxy. IEEE transactions on electron devices, vol.60, no.4, 1302-1309.

상세보기
Tekleab, D., Samavedam, S., Zeitzoff, P.. Modeling and Analysis of Parasitic Resistance in Double-Gate FinFETs. IEEE transactions on electron devices, vol.56, no.10, 2291-2296.

상세보기
Sentaurus Device User Guide 2015
10.1109/IEDM.2009.5424366
10.1109/VLSI.Design.2010.19
Kuhn, K. J.. Considerations for Ultimate CMOS Scaling. IEEE transactions on electron devices, vol.59, no.7, 1813-1828.

상세보기
BSIM-CMG 109.0.0 multi-gate MOSFET compact model technical manual khandelwal 2015

LOADING...

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[해외논문] Modeling of FinFET Parasitic Source/Drain Resistance With Polygonal Epitaxy

Abstract ▼ AI-Helper

참고문헌 (19)

이 논문을 인용한 문헌

연구과제 타임라인

활용도 분석정보

활용도 Top5 논문

관련 콘텐츠

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[해외논문] Modeling of FinFET Parasitic Source/Drain Resistance With Polygonal Epitaxy

Abstract ▼ AI-Helper

참고문헌 (19)

이 논문을 인용한 문헌

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

활용도 분석정보

활용도 Top5 논문 더보기

관련 콘텐츠

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

활용도 Top5 논문