최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기New Circuits and Systems Conference (NEWCAS), 2016 14th IEEE International, 2016 June, 2016년, pp.1 - 4
Samavaty, Behzad (Department of EECS, University of California, Irvine, 92697-2625, United States of America) , Green, Michael M. (Department of EECS, University of California, Irvine, 92697-2625, United States of America)
A 100 Gb/s clock/data recovery circuit using a high-speed BiCMOS process is designed and simulated. In this circuit a half-rate 50 GHz clock signal, injected in parallel with the tail current of an LC VCO, locks to a 100 Gb/s input NRZ data signal. Inductive tuning for the frequency tuning of the VC...
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.