$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Aspect ratio에 따른 [100], [110]방향 Silicon nanowire GAA MOSFET의 특성 비교 원문보기

EDISON SW 활용 경진대회 논문집. 제6회(2017년), 2017 Mar. 24, 2017년, pp.412 - 416  

김문회 (전기 및 전자공학과, 한국과학기술원) ,  허성현 (전기 및 전자공학과, 한국과학기술원)

초록
AI-Helper 아이콘AI-Helper

CMOS device에서 off leakage current로 인한 power dissipation 문제는 미래 소자에 주어진 주요한 과제이다. Nanowire FET은 이러한 문제를 해결할 주요 미래소자로 각광받고있다. 하지만 nanowire FET을 공정할 때 채널 에칭을 완벽한 원형 구조로 가지는 것이 어렵기 때문에 타원형으로 시뮬레이션을 진행해 볼 필요성이 있다. 본 논문에서는 nanowire의 aspect ratio, crystal orientation의 변화에 따른 nanowire FET의 전압-전류 특성 및 transport 특성을 관찰하는 연구를 진행하였다. 시뮬레이션 결과, [100] 방향은 완벽한 원형구조에서 최적인 반면에 [110] 방향은 타원형으로 모델링함에 있어서 장점이 있는 것으로 나타났다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

가설 설정

  • 이에 따라 본 연구에서는 채널의 AR에 따른 transport 특성을 밴드 구조를 통해 분석하였다. NW FET 채널의 단면은 Fig. 1과 같이 사각형 구조로 가정하였으며, 특히 직사각형 NW FET 채널에서의 transport orientation에 따라서 AR변화가 야기하는 quantum confinement의 양상이 다르게 나타남에 주목하여 그에 따른 ballistic transport 특성 분석을 진행하고자 한다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
NW FET 원자 모델링에 관련된 선행 연구들은 주로 무엇이 이루어졌는가? NW FET 원자 모델링에 관련된 선행 연구들은 주로 채널을 원형 구조로 설정하고 채널 반경의 변화에 따른 quantum confinement와 그에 따른 성능 분석이 주를 이루었다 [2]. 실제로 NW FET 채널 모델은 원형이 가장 일반적이지만 실제 공정에서 완벽한 원형 단면으로 에칭하는 것이 어려워 aspect ratio (AR)가 1이 아닌 타원 모양을 가지는 채널로 시뮬레이션을 해 볼 필요성이 있다 [3].
Nanowire FET는 어떤 구조인가? 따라서 트랜지스터가 planar 구조에서 leakage current를 줄이기 위하여 gate controllability를 높일 수 있는 3D non-planar 구조로 변화할 것으로 기대된다 [1]. Nanowire FET (NW FET)은 quantum wire구조를 활용한 3D 입체구조로써 차세대 반도체 소자로 각광받고있다. NW FET은 nanoscale로 소자가 소형화 되었기 때문에 채널 내에 존재하는 원자수가 셀 수 있을 만큼 줄어들었으며 그에 따라서 적절한 원자 모델링은 초소형화된 NW FET을 이해하는데 더욱 중요해졌다.
트랜지스터의 크기가 nanoscale로 소형화 되어감에 따라서 bulk 구조 트랜지스터의 대표적인 한계는 무엇인가? 트랜지스터의 크기가 nanoscale로 소형화 되어감에 따라서 bulk 구조 트랜지스터는 여러 가지 한계에 직면하게 된다. 대표적인 한계로는 short channel effect (SCE)가 있는데 이로 인해 채널에서의 leakage current를 제어하기 힘들어졌다. 따라서 트랜지스터가 planar 구조에서 leakage current를 줄이기 위하여 gate controllability를 높일 수 있는 3D non-planar 구조로 변화할 것으로 기대된다 [1].
질의응답 정보가 도움이 되었나요?
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로