최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-1991-0008746 (1991-05-28) |
공개번호 | 10-1992-0022449 (1992-12-19) |
공고번호 | 10-0074434-0000 (1994-03-24) |
등록번호 | 10-0074434-0000 (1994-06-13) |
DOI | http://doi.org/10.8080/1019910008746 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (1991-05-28) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
금속의 실리콘 잠식 성질을 이용하여 게이트의 자기 정렬을 이루어 64M DRAM 이상의 고밀도 집적 소자에서도 좋은 성능을 발휘할 수 있는 게이트 트랜치 MOSFET 제조 방법을 제공한다.반도체 기판(100) 상에 자체 정렬을 위한 제1 금속(103)을 증착하는 과정에서 제1 금속과 기판이 결합되는 것을 방지하기 위해서 질화막(102)을 증착시키는 공정이 포함되어 있는 제1 공정; 기판상에 게이트 소자 위치에 비등방성 식각으로 사이드월 (side wall,105)을 형성하여 사이드월 사이에 트랜치(106)를 50-150nm의 깊이로
게이트 트랜치(gate trench) MOSFET제조 방법에 있어서, 반도체 기판(100)상에 자체 정열을 위한 제1금속(103)을 증착하는 제1공정, 상기 기판(100)상의 게이트 소자 위치에 사이드 월(side wall, 105)을 형성하여 상기 사이드 월(105)이 형성된 사이에 트랜치(106)를 형성한 후 게이트 산화막(107)을 형성하는 제2공정, 소자의 전체 표면에 다결정 실리콘(polycrystalline-Si, 108)을 증착한 후 상기 트랜치(106)에 다결정 실리콘(108)만 남게하는 제3공정, 이온주입으로 접합을
※ AI-Helper는 부적절한 답변을 할 수 있습니다.