초록 ▼

본 발명은 통전시의 동작속도 저하를 방지할 수 있는 비대칭 LDD구조의 MOSFET의 제조방법을 제공하는 것을 목적으로 한다.상기한 목적을 달성하기 위한 본 발명의 MOSFET 제조방법은, 반도체 기판의 소정부분을 식각하여 소정 부분을 돌출시키는 돌출부는 형성하는 단계; 전면에 소정 두께의 게이트 산화막, 도핑된 폴리실리콘막 및 산화 질화막을 적층한 다음, 돌출부의 소정 부분에 감광막 마스크를 형성하여 노출된 산화질화막과 폴리실리콘막을 동일한 식각 챔베에서 인-시튜로 식각하는 단계; 드레인 전극이 형성될 영역을 제외한 영역에 소정의

본 발명은 통전시의 동작속도 저하를 방지할 수 있는 비대칭 LDD구조의 MOSFET의 제조방법을 제공하는 것을 목적으로 한다.상기한 목적을 달성하기 위한 본 발명의 MOSFET 제조방법은, 반도체 기판의 소정부분을 식각하여 소정 부분을 돌출시키는 돌출부는 형성하는 단계; 전면에 소정 두께의 게이트 산화막, 도핑된 폴리실리콘막 및 산화 질화막을 적층한 다음, 돌출부의 소정 부분에 감광막 마스크를 형성하여 노출된 산화질화막과 폴리실리콘막을 동일한 식각 챔베에서 인-시튜로 식각하는 단계; 드레인 전극이 형성될 영역을 제외한 영역에 소정의 제2감광막 패턴을 형성한 다음에 인 원자를 소정 농도와 소정 주입 에너지로서 이온주입하여 N영역을 형성하는 단계; 전면에 텅스텐 실리사이드를 소정 두께로 증착하고, 게이트 산화막이 노출될 때까지 비등방성 식각하여 폴리실리콘 막의 측벽에 텅스텐 실리사이드 스페이서를 형성하는 단계; 전면에 비소 원자를 소정 농도와 소정의 주입 에너지로서 이온 주입하여 N+영역을 형성하는 단계를 포함하는 것을 특징으로 한다.

대표청구항 ▼

반도체 기판의 상부에 소정의 감광막 마스크를 형성하여 노출된 부분을 식각하므로써, 반도체 기판의 소정 부분을 돌출시키는 돌출부를 형성하는 단계; 전면에 소정 두께의 게이트 산화막, 도핑된 폴리실리콘막 및 산화질화막을 적층한 다음, 돌출부의 소정 부분에 감광막 마스크를 형성하는 단계; 노출된 측벽의 산화질화막이 완전히 식각될 때까지 상기 노출된 산화질화막과 폴리실리콘막을 식각하는 단계; 드레인 전극이 형성될 영역을 제외한 영역에 소정의 제2감광막 패턴을 형성한 다음에 인 원자를 소정 농도와 소정 주입 에너지로서 이온주입하여 N-영역을

반도체 기판의 상부에 소정의 감광막 마스크를 형성하여 노출된 부분을 식각하므로써, 반도체 기판의 소정 부분을 돌출시키는 돌출부를 형성하는 단계; 전면에 소정 두께의 게이트 산화막, 도핑된 폴리실리콘막 및 산화질화막을 적층한 다음, 돌출부의 소정 부분에 감광막 마스크를 형성하는 단계; 노출된 측벽의 산화질화막이 완전히 식각될 때까지 상기 노출된 산화질화막과 폴리실리콘막을 식각하는 단계; 드레인 전극이 형성될 영역을 제외한 영역에 소정의 제2감광막 패턴을 형성한 다음에 인 원자를 소정 농도와 소정 주입 에너지로서 이온주입하여 N-영역을 형성하는 단계; 상기 제2감광막 패턴을 제거한 다음, 전면에 텅스텐 실리사이드를 소정 두께로 증착하고, 게이트 산화막이 노출될 때까지 비등방성 식각하여 상기 폴리실리콘 막의 측벽에 텅스텐 실리사이드 스페이서를 형성하는 단계; 전면에 비소 원자를 소정 농도와 소정의 주입ㅇ너지로서 이온 주입하여 N+영역을 형성하는 단계를 포함하는 것을 특징으로 하는 MOSFET의 제조방법.