초록 ▼

금속의 실리콘 잠식 성질을 이용하여 게이트의 자기 정렬을 이루어 64M DRAM 이상의 고밀도 집적 소자에서도 좋은 성능을 발휘할 수 있는 게이트 트랜치 MOSFET 제조 방법을 제공한다.반도체 기판(100) 상에 자체 정렬을 위한 제1 금속(103)을 증착하는 과정에서 제1 금속과 기판이 결합되는 것을 방지하기 위해서 질화막(102)을 증착시키는 공정이 포함되어 있는 제1 공정; 기판상에 게이트 소자 위치에 비등방성 식각으로 사이드월 (side wall,105)을 형성하여 사이드월 사이에 트랜치(106)를 50-150nm의 깊이로

금속의 실리콘 잠식 성질을 이용하여 게이트의 자기 정렬을 이루어 64M DRAM 이상의 고밀도 집적 소자에서도 좋은 성능을 발휘할 수 있는 게이트 트랜치 MOSFET 제조 방법을 제공한다.반도체 기판(100) 상에 자체 정렬을 위한 제1 금속(103)을 증착하는 과정에서 제1 금속과 기판이 결합되는 것을 방지하기 위해서 질화막(102)을 증착시키는 공정이 포함되어 있는 제1 공정; 기판상에 게이트 소자 위치에 비등방성 식각으로 사이드월 (side wall,105)을 형성하여 사이드월 사이에 트랜치(106)를 50-150nm의 깊이로 만든 후 금속이 변화되지 않는 온도 800-950도C에서 게이트 산화막(107)을 형성하는 제2 공정; 소자의 전체 표면에 다결정 규소(108)를 증착한 후 트랜치에 다결정 규소만을 잔류시키는 제3 공정; 이온 주입으로 접합을 형성하고 제2 금속(113)을 증착한 후 금속 결합을 하는 제4 공정으로 구성되며, 제1, 제2 금속은 티타늄, 코발트 및 텅스텐중의 하나를 사용한다.

대표청구항 ▼

게이트 트랜치(gate trench) MOSFET제조 방법에 있어서, 반도체 기판(100)상에 자체 정열을 위한 제1금속(103)을 증착하는 제1공정, 상기 기판(100)상의 게이트 소자 위치에 사이드 월(side wall, 105)을 형성하여 상기 사이드 월(105)이 형성된 사이에 트랜치(106)를 형성한 후 게이트 산화막(107)을 형성하는 제2공정, 소자의 전체 표면에 다결정 실리콘(polycrystalline-Si, 108)을 증착한 후 상기 트랜치(106)에 다결정 실리콘(108)만 남게하는 제3공정, 이온주입으로 접합을

게이트 트랜치(gate trench) MOSFET제조 방법에 있어서, 반도체 기판(100)상에 자체 정열을 위한 제1금속(103)을 증착하는 제1공정, 상기 기판(100)상의 게이트 소자 위치에 사이드 월(side wall, 105)을 형성하여 상기 사이드 월(105)이 형성된 사이에 트랜치(106)를 형성한 후 게이트 산화막(107)을 형성하는 제2공정, 소자의 전체 표면에 다결정 실리콘(polycrystalline-Si, 108)을 증착한 후 상기 트랜치(106)에 다결정 실리콘(108)만 남게하는 제3공정, 이온주입으로 접합을 형성하고 제2금속(113)을 증착한 후 금속결합을 하는 제4공정으로 구성됨을 특징으로 하는 게이트 트랜치 MOSFET 제조 방법.