IPC분류정보
국가/구분 |
한국(KR)/등록특허
|
국제특허분류(IPC8판) |
|
출원번호 |
10-2001-0084010
(2001-12-24)
|
공개번호 |
10-2003-0053962
(2003-07-02)
|
등록번호 |
10-0442780-0000
(2004-07-22)
|
DOI |
http://doi.org/10.8080/1020010084010
|
발명자
/ 주소 |
|
출원인 / 주소 |
- 동부전자 주식회사 / 서울 강남구 대치동 ***-**
|
대리인 / 주소 |
-
강성배
(Sung-Bae KANG)
-
서울 강남구 역삼동 ***-** 원빌딩 **층 ****호
|
심사청구여부 |
있음 (2001-12-24) |
심사진행상태 |
등록결정(일반) |
법적상태 |
소멸 |
초록
▼
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 쇼트 채널 효과(SCE), 리버스 쇼트 채널 효과(RSCE), 게이트 인덕스 드레인 레키지(GIDL), 트랜지스터의 오프 레키지를 최소화 할 수 있고, 또한 간단한 공정으로 트랜지스터를 제조하여 비용을 절감시킬 수 있는 반도체 소자의 트랜지스터 제조방법을 제공한다.이를 위한 본 발명의 반도체 소자의 트랜지스터 제조방법은 필드 산화막이 형성된 실리콘 기판 위에 패드 산화막을 성장시킨 후 그 위에 질화막을 차례로 형성하는 단계와, 상기 질화막 위에 게이트 컨덕터 마스크 패턴을
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 쇼트 채널 효과(SCE), 리버스 쇼트 채널 효과(RSCE), 게이트 인덕스 드레인 레키지(GIDL), 트랜지스터의 오프 레키지를 최소화 할 수 있고, 또한 간단한 공정으로 트랜지스터를 제조하여 비용을 절감시킬 수 있는 반도체 소자의 트랜지스터 제조방법을 제공한다.이를 위한 본 발명의 반도체 소자의 트랜지스터 제조방법은 필드 산화막이 형성된 실리콘 기판 위에 패드 산화막을 성장시킨 후 그 위에 질화막을 차례로 형성하는 단계와, 상기 질화막 위에 게이트 컨덕터 마스크 패턴을 형성하여 상기 질화막을 패터닝하는 단계와, 상기 전체 구조물 위에 제 1 절연막을 형성한 다음 블랭킷 식각으로 상기 질화막 양쪽 사이드에 스패이서를 형성하는 단계와, 상기 스패이서 외측의 실리콘 기판에 불순물을 주입하여 소오스, 드레인 영역을 형성하는 단계와, 상기 스패이서를 습식 식각 공정으로 제거한 후 상기 질화막 외측의 실리콘 기판에 LDD 임플런트를 형성하는 단계와, 상기 전체 구조물 위에 제 2 절연막을 두껍게 형성한 후 화학기계적연마(CMP) 공정으로 평탄화하는 단계와, 상기 질화막을 제거한 후 상기 실리콘 기판 내에 채널 문턱전압 임플런트와 펀치 스톱 임플런트를 실시하는 단계와, 상기 실리콘 기판이 노출된 부분에 게이트 절연막을 형성한 후 그 위에 게이트 컨덕터를 형성한 다음 화학기계적연마(CMP) 공정으로 평탄화하는 단계와, 상기 소오스및 드레인 영역과 상기 게이트 컨덕터의 접속을 위한 콘택을 형성하는 단계와, 상기 전체 구조물 위에 전도체를 적층한 후 화학기계적연마(CMP) 공정으로 평탄화한 다음 메탈 패터닝을 실시하여 트랜지스터를 완성하는 단계를 포함하는 것을 특징으로 한다.
대표청구항
▼
필드 산화막이 형성된 실리콘 기판 위에 패드 산화막을 성장시킨 후 그 위에 질화막을 차례로 형성하는 단계와,상기 질화막 위에 게이트 컨덕터 마스크 패턴을 형성하여 상기 질화막을 패터닝하는 단계와,상기 전체 구조물 위에 제 1 절연막을 형성한 다음 블랭킷 식각으로 상기 질화막 양쪽 사이드에 스패이서를 형성하는 단계와,상기 스패이서 외측의 실리콘 기판에 불순물을 주입하여 소오스, 드레인 영역을 형성하는 단계와,상기 스패이서를 습식 식각 공정으로 제거한 후 상기 질화막 외측의 실리콘 기판에 LDD 임플런트를 형성하는 단계와,상기 전체 구
필드 산화막이 형성된 실리콘 기판 위에 패드 산화막을 성장시킨 후 그 위에 질화막을 차례로 형성하는 단계와,상기 질화막 위에 게이트 컨덕터 마스크 패턴을 형성하여 상기 질화막을 패터닝하는 단계와,상기 전체 구조물 위에 제 1 절연막을 형성한 다음 블랭킷 식각으로 상기 질화막 양쪽 사이드에 스패이서를 형성하는 단계와,상기 스패이서 외측의 실리콘 기판에 불순물을 주입하여 소오스, 드레인 영역을 형성하는 단계와,상기 스패이서를 습식 식각 공정으로 제거한 후 상기 질화막 외측의 실리콘 기판에 LDD 임플런트를 형성하는 단계와,상기 전체 구조물 위에 제 2 절연막을 두껍게 형성한 후 화학기계적연마(CMP) 공정으로 평탄화하는 단계와,상기 질화막을 제거한 후 상기 실리콘 기판 내에 채널 문턱전압 임플런트와 펀치 스톱 임플런트를 실시하는 단계와,상기 실리콘 기판이 노출된 부분에 게이트 절연막을 형성한 후 그 위에 게이트 컨덕터를 형성한 다음 화학기계적연마(CMP) 공정으로 평탄화하는 단계와,상기 소오스및 드레인 영역과 상기 게이트 컨덕터의 접속을 위한 콘택을 형성하는 단계와,상기 전체 구조물 위에 전도체를 적층한 후 화학기계적연마(CMP) 공정으로 평탄화한 다음 메탈 패터닝을 실시하여 트랜지스터를 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.