IPC분류정보
| 국가/구분 |
한국(KR)/등록특허
|
| 국제특허분류(IPC9판) |
|
| 출원번호 |
10-2001-7003070
(2001-03-09)
|
| 공개번호 |
10-2001-0086397
(2001-09-10)
|
| 등록번호 |
10-0397880-0000
(2003-09-01)
|
| 국제출원번호 |
PCT/DE1999/002739
(1999-09-01)
|
| 국제공개번호 |
WO2000014874
(2000-03-16)
|
| 번역문제출일자 |
2001-03-09
|
| DOI |
http://doi.org/10.8080/1020017003070
|
|
발명자
/ 주소 |
- 레,토아이-타이
/ 독일데-*****뮌헨오토브루너슈트라쎄**
|
| 출원인 / 주소 |
- 인피니언 테크놀로지스 아게 / 독일연방공화국 ***** 노이비베르크 암 캄페온 *-**
|
| 대리인 / 주소 |
-
남상선
(NAM, Sang Sun)
-
서울시 중구 서소문동 **-*,대한항공빌딩 *층(남앤드남국제특허법률사무소)
|
| 심사청구여부 |
있음 (2001-03-09) |
| 심사진행상태 |
등록결정(일반) |
| 법적상태 |
소멸 |
초록
▼
본 발명에 따른 디지털 회로는, 제 1 스위치 소자(S1)를 통해 입력 신호를 제공하기 위한 입력(In) 및 회로를 활성 상태 또는 비활성 상태로 변위시킬 수 있는 활성 입력(EN)을 포함한다. 상기 디지털 회로는 또한, 회로의 활성 상태에서 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전되지 않은 상태로 제공하는 제 1 출력(A), 및 회로의 활성 상태에서 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전된 상태로 제공하는 제 2 출력(/A)을 포함한다. 회로가 비활성 상태인 경우에는, 상기
본 발명에 따른 디지털 회로는, 제 1 스위치 소자(S1)를 통해 입력 신호를 제공하기 위한 입력(In) 및 회로를 활성 상태 또는 비활성 상태로 변위시킬 수 있는 활성 입력(EN)을 포함한다. 상기 디지털 회로는 또한, 회로의 활성 상태에서 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전되지 않은 상태로 제공하는 제 1 출력(A), 및 회로의 활성 상태에서 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전된 상태로 제공하는 제 2 출력(/A)을 포함한다. 회로가 비활성 상태인 경우에는, 상기 2개 출력(A, /A)에 제 1 논리 레벨(1)이 제공된다. 본 발명에 따른 회로는 또한, 입력측이 회로의 2개 출력(A, /A)에 연결되고 출력측이 제 1 스위치 소자(S1)의 제어 단자에 연결된 논리 유닛(L)을 포함한다. 회로의 2개 출력(A, /A)에 제 1 논리 레벨(1)이 인가되는 경우에는 상기 논리 유닛(L)이 제 1 스위치 소자(S1)를 전도성으로 접속시키고, 회로의 2개 출력(A, /A)에 제 2 논리 레벨(0)이 인가되는 경우에는 상기 논리 유닛(L)이 제 1 스위치 소자(S1)를 차단한다.
대표청구항
▼
- 제 1 스위치 소자(S1)를 통해 입력 신호를 제공하기 위한 입력(In),- 회로를 활성 상태 또는 비활성 상태로 변위시킬 수 있는 활성 입력(EN),- 회로의 활성 상태에서, 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전되지 않은 상태로 제공하는 제 1 출력(A),- 회로의 활성 상태에서, 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전된 상태로 제공하는 제 2 출력(/A)을 포함하고,- 회로의 비활성 상태에서는, 상기 2개 출력(A, /A)에 제 1 논리 레벨(1)이 제공되며,- 입력측이
- 제 1 스위치 소자(S1)를 통해 입력 신호를 제공하기 위한 입력(In),- 회로를 활성 상태 또는 비활성 상태로 변위시킬 수 있는 활성 입력(EN),- 회로의 활성 상태에서, 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전되지 않은 상태로 제공하는 제 1 출력(A),- 회로의 활성 상태에서, 제 1 스위치 소자(S1)의 차단 직전에 입력 신호의 레벨을 반전된 상태로 제공하는 제 2 출력(/A)을 포함하고,- 회로의 비활성 상태에서는, 상기 2개 출력(A, /A)에 제 1 논리 레벨(1)이 제공되며,- 입력측이 회로의 2개 출력(A, /A)에 연결되고, 출력측이 제 1 스위치 소자(S1)의 제어 단자에 연결된 논리 유닛(L)을 포함하며, - 회로의 2개 출력(A, /A)에 제 1 논리 레벨(1)이 인가되는 경우에는 상기 논리 유닛(L)이 제 1 스위치 소자(S1)를 전도성으로 접속시키고,- 회로의 2개 출력(A, /A)에 제 2 논리 레벨(0)이 인가되는 경우에는 상기 논리 유닛(L)이 제 1 스위치 소자(S1)를 차단하도록 구성된 디지털 회로.제 1 항에 있어서,- 회로가 활성 상태에 있는 동안에는, 제 1 스위치 소자(S1)의 차단 후에 회로 출력(A, /A)에서의 레벨 변동을 저지하는, 궤환 분기를 갖는 유지 유닛(H),- 논리 유닛(L)의 출력에 연결된 제어 입력을 갖고 궤환 분기내에 배치된 제 2 스위치 소자(S2)를 포함하며,- 회로의 2개 출력(A, /A)에 제 1 논리 레벨(1)이 인가되는 경우에는, 상기 논리 유닛(L)이 제 2 스위치 소자(S2)를 차단하고,- 상기 2개 출력(A, /A)에 제 2 논리 레벨(1)이 인가되는 경우에는, 상기 논리 유닛(L)이 제 2 스위치 소자(S2)를 전도성으로 접속시키는 것을 특징으로 하는 디지털 회로.제 1 항 또는 제 2 항에 있어서,- 제 1 스위치 소자(S1)가 제 1 인버터(I1)를 통해 제 1 NAND-게이트(N1)의 제 1 입력에 연결되고, 제 2 NAND-게이트(N2)의 제 1입력에 직접 연결되며,- 상기 NAND-게이트(N1, N2)의 제 2 입력이 활성 입력(EN)에 연결되며,- 제 1 출력은 상기 제 1 NAND-게이트(N1)의 출력이고, 제 2 출력(/A)은 제 2 NAND-게이트(N2)의 출력인 것을 특징으로 하는 디지털 회로.제 3 항에 있어서,논리 유닛(L)이 NOR-게이트를 포함하는 것을 특징으로 하는 디지털 회로.제 2 항 및 제 3 항에 있어서,궤환 분기가 제 1 인버터(I1)의 입력과 제 1 출력(A) 사이에 배치되는 것을 특징으로 하는 디지털 회로.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.