최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2003-0091492 (2003-12-15) |
공개번호 | 10-2005-0059777 (2005-06-21) |
등록번호 | 10-0587065-0000 (2006-05-29) |
DOI | http://doi.org/10.8080/1020030091492 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2003-12-15) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
반도체 장치의 박막과 이의 형성 방법 및 이를 이용한 소자 분리막 형성 방법과 게이트 전극 형성 방법이 개시된다. 실리콘 기판 상에 산화막을 형성하고, 실리콘보다 높은 원자가를 갖는 원소를 포함하는 물질을 상기 산화막에 도핑시킨다. 그리고, 상기 물질이 도핑된 산화막 상에 질화막을 형성한다. 때문에, 상기 인이 도핑된 산화막이 질화막과의 계면에서 발생하는 전자의 트랩 현상을 저지한다. 따라서, 산화막-질화막-산화막의 적층 구조를 갖는 트렌치 소자 분리막의 형성 및 게이트 전극의 스페이서의 형성에 적극적으로 적용할 수 있다.
실리콘 기판 상에 형성되고, 실리콘보다 높은 원자가를 갖는 원소를 포함하는 물질이 도핑된 산화막; 및 상기 물질이 도핑된 산화막 상에 형성된 질화막을 포함하는 반도체 장치의 박막.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.