최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2004-0113630 (2004-12-28) |
공개번호 | 10-2006-0075073 (2006-07-04) |
DOI | http://doi.org/10.8080/1020040113630 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 하나 이상의 반도체 칩을 스택할 경우 패키지의 휨 현상 및 오동작을 방지하는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다. 본 발명에 따라, 웨이퍼 레벨 패키지의 제조방법이 제공되며: 이 제조방법은, 본딩 패드가 배열된 다수의 반도체 칩을 구비한 제 1 및 제 2 웨이퍼를 제공하는 단계; 상기 제 1 및 제 2 웨이퍼를 덮도록 스페이서막을 형성하는 단계; 상기 제 1 및 제 2 웨이퍼의 본딩 패드와 와이어 본딩 영역이 노출되도록 상기 스페이서막을 포토리소그래피 공정으로 스페이서를 형성하는 단계; 상기 스페이서가 형성된
본딩 패드가 배열된 다수의 반도체 칩을 구비한 제 1 및 제 2 웨이퍼를 제공하는 단계; 상기 제 1 및 제 2 웨이퍼를 덮도록 스페이서막을 형성하는 단계; 상기 제 1 및 제 2 웨이퍼의 본딩 패드와 와이어 본딩 영역이 노출되도록 상기 스페이서막을 포토리소그래피 공정으로 스페이서를 형성하는 단계; 상기 스페이서가 형성된 제 1 웨이퍼를 본드 핑거와 볼 랜드가 구비된 기판 상에 부착하는 단계; 상기 제 1 웨이퍼에 구비된 다수
※ AI-Helper는 부적절한 답변을 할 수 있습니다.