$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[한국특허] 웨이퍼 레벨 패키지의 제조방법 원문보기

IPC분류정보
국가/구분 한국(KR)/공개특허
국제특허분류(IPC8판)
  • H01L-023/12
  • H01L-023/28
출원번호 10-2004-0113630 (2004-12-28)
공개번호 10-2006-0075073 (2006-07-04)
DOI http://doi.org/10.8080/1020040113630
발명자 / 주소
  • 한권한 / 서울 중랑구 중화*동 ***-** 가동 ***호
출원인 / 주소
  • 주식회사 하이닉스반도체 / 경기 이천시 부발읍 아미리 산***-*
대리인 / 주소
  • 강성배 (Sung-Bae KANG)
  • 서울 강남구 역삼동 ***-** 원빌딩 **층 ****호
심사진행상태 취하(심사미청구)
법적상태 취하

초록 ▼

본 발명은 하나 이상의 반도체 칩을 스택할 경우 패키지의 휨 현상 및 오동작을 방지하는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다. 본 발명에 따라, 웨이퍼 레벨 패키지의 제조방법이 제공되며: 이 제조방법은, 본딩 패드가 배열된 다수의 반도체 칩을 구비한 제 1 및 제 2 웨이퍼를 제공하는 단계; 상기 제 1 및 제 2 웨이퍼를 덮도록 스페이서막을 형성하는 단계; 상기 제 1 및 제 2 웨이퍼의 본딩 패드와 와이어 본딩 영역이 노출되도록 상기 스페이서막을 포토리소그래피 공정으로 스페이서를 형성하는 단계; 상기 스페이서가 형성된

대표청구항 ▼

본딩 패드가 배열된 다수의 반도체 칩을 구비한 제 1 및 제 2 웨이퍼를 제공하는 단계; 상기 제 1 및 제 2 웨이퍼를 덮도록 스페이서막을 형성하는 단계; 상기 제 1 및 제 2 웨이퍼의 본딩 패드와 와이어 본딩 영역이 노출되도록 상기 스페이서막을 포토리소그래피 공정으로 스페이서를 형성하는 단계; 상기 스페이서가 형성된 제 1 웨이퍼를 본드 핑거와 볼 랜드가 구비된 기판 상에 부착하는 단계; 상기 제 1 웨이퍼에 구비된 다수

발명자의 다른 특허 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로