초록 ▼

질화물 반도체(34, 234)는 성장 공정 중에 사용되는 암모니아로부터 실리콘 기판을 보호하기 위해 수개의 알루미늄 단일층(14, 214)을 피착하고, 그 다음에 질화 알루미늄으로부터의 핵형성층(16, 216), 및 상이한 조성을 가진 ALRGA(1-R)N 반도체로 된 다수의 초격자(18, 26, 218)를 포함하고 GAN 또는 다른 질화 갈륨 반도체의 중간층(24, 224)을 가진 버퍼 구조물(32, 232)을 형성함으로써 실리콘 기판(10, 210) 위에 성장된다. 결과적인 구조물은 우수한 결정 품질을 갖는다. 에피택셜 성장

질화물 반도체(34, 234)는 성장 공정 중에 사용되는 암모니아로부터 실리콘 기판을 보호하기 위해 수개의 알루미늄 단일층(14, 214)을 피착하고, 그 다음에 질화 알루미늄으로부터의 핵형성층(16, 216), 및 상이한 조성을 가진 ALRGA(1-R)N 반도체로 된 다수의 초격자(18, 26, 218)를 포함하고 GAN 또는 다른 질화 갈륨 반도체의 중간층(24, 224)을 가진 버퍼 구조물(32, 232)을 형성함으로써 실리콘 기판(10, 210) 위에 성장된다. 결과적인 구조물은 우수한 결정 품질을 갖는다. 에피택셜 성장시에 사용되는 실리콘 기판은 디바이스를 완성하기 전에 제거되어 높은 전자 이동도 트랜지스터와 같은 디바이스에서 우수한 전기적 특성을 제공한다.

대표청구항 ▼

반도체 구조물에 있어서,(a) 실리콘 기판|(b) 상기 기판의 제1 표면 바로 위에 놓이는 알루미늄층|(c) 상기 알루미늄층의 바로 위에 놓이는 질화물 반도체의 다결정 핵형성층|(d) 상기 핵형성층 위에 놓이는 하나 이상의 초격자들을 포함하는 버퍼 구조물 - 상기 각각의 초격자는 상이한 조성의 복수의 질화물계 반도체를 포함함 - | 및(e) 상기 버퍼 구조물 위에 놓이는 하나 이상의 질화 갈륨계 반도체들의 동작 구조물(operative structure)을 포함하는 반도체 구조물.제1항에 있어서, 상기 버퍼 구조물은 제1 초격자를

반도체 구조물에 있어서,(a) 실리콘 기판|(b) 상기 기판의 제1 표면 바로 위에 놓이는 알루미늄층|(c) 상기 알루미늄층의 바로 위에 놓이는 질화물 반도체의 다결정 핵형성층|(d) 상기 핵형성층 위에 놓이는 하나 이상의 초격자들을 포함하는 버퍼 구조물 - 상기 각각의 초격자는 상이한 조성의 복수의 질화물계 반도체를 포함함 - | 및(e) 상기 버퍼 구조물 위에 놓이는 하나 이상의 질화 갈륨계 반도체들의 동작 구조물(operative structure)을 포함하는 반도체 구조물.제1항에 있어서, 상기 버퍼 구조물은 제1 초격자를 포함하고, 질화물계 반도체의 중간층이 상기 제1 초격자 위에 놓이고, 제2 초격자가 상기 중간층 위에 놓이는 반도체 구조물.제2항에 있어서, 상기 제1 초격자 및 제2 초격자의 각각은 본질적으로 분자식 AlrGa(1-r)N에 따른 반도체들로 구성되고, 여기에서 0≤r≤1인 반도체 구조물.제3항에 있어서, 상기 제1 초격자 및 제2 초격자의 각각은 상이한 r 값을 가진 오직 2개의 반도체로 구성되는 반도체 구조물.제4항에 있어서, 상기 제1 초격자에 포함된 상기 반도체들은 상기 제2 초격자에 포함된 상기 반도체들과 동일한 반도체 구조물.제3항에 있어서, 상기 제1 초격자는 상기 핵형성층 바로 위에 놓이는 반도체 구조물.제6항에 있어서, 상기 핵형성층은 본질적으로 질화 알루미늄으로 구성되는 반도체 구조물.제1항에 있어서, 상기 버퍼 구조물은 상기 핵형성층 바로 위에 놓이는 제1 초격자를 포함하는 반도체 구조물.제6항에 있어서, 상기 핵형성층은 본질적으로 질화 알루미늄으로 구성되는 반도체 구조물.제1항에 있어서, 상기 동작 구조물은 제1 질화물 반도체층을 포함하고, 상기 구조물은 상기 제1 질화물 반도체층 위에 놓여지며 쇼트키 접촉(Schottky contact)을 형성하는 적어도 하나의 제1 금속층을 더 포함하는 반도체 구조물.제10항에 있어서, 상기 제1 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물.제10항에 있어서, 상기 제1 질화물 반도체층은 GaN을 포함하는 반도체 구조물.제10항에 있어서, 상기 실리콘 기판의 제2 표면 위에 놓여지며 오믹 접촉(ohmic contact)을 형성하는 적어도 하나의 추가 금속층을 더 포함하는 반도체 구조물.제10항에 있어서, 상기 동작 구조물은 상기 제1 질화물 반도체층과 상기 버퍼 구조물 사이에 배치된 추가의 질화물 반도체층을 포함하고, 상기 추가의 질화물 반도체층은 상기 제1 질화물 반도체층의 도핑 농도보다 더 높은 도핑 농도를 갖는 반도체 구조물.제14항에 있어서, 상기 추가의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물.제14항에 있어서, 상기 추가의 질화물 반도체층은 GaN을 포함하는 반도체 구조물.제10항에 있어서, 상기 제1 질화물 반도체층은 상기 버퍼 구조물의 전체 폭 위에 놓이고, 상기 제1 금속층은 상기 제1 질화물 반도체층의 전체 폭 위에 놓이는 반도체 구조물.제10항에 있어서, 상기 제1 질화물 반도체층은 상기 버퍼 구조물의 일부 위에 놓이고, 상기 제1 금속층은 상기 제1 질화물 반도체층의 전체 폭 위에 놓이는 반도체 구조물.반도체 구조물에 있어서,(a) 실리콘 기판|(b) 상기 기판의 표면 위에 놓이는 질화물 반도체의 다결정 핵형성층|(c) 상기 핵형성층 바로 위에 놓이는 제1 초격자를 포함하는 버퍼 구조물 - 상기 제1 초격자는 상이한 조성들의 복수의 질화물계 반도체를 포함함 - | 및(e) 상기 버퍼 구조물 위에 놓이는 하나 이상의 질화 갈륨계 반도체들의 동작 구조물을 포함하는 반도체 구조물.제19항에 있어서, 상기 핵형성층은 본질적으로 질화 알루미늄으로 구성되고, 상기 제1 초격자는 본질적으로 분자식 AlrGa(1-r)N에 따른 반도체들로 구성되며, 여기에서 0≤r≤1인 반도체 구조물.제19항에 있어서, 상기 버퍼 구조물은 상기 제1 초격자 위에 놓이는 질화물계 반도체의 중간층을 포함하고, 제2 초격자는 상기 중간층 위에 놓이는 복수의 질화물계 반도체를 포함하는 반도체 구조물.제21항에 있어서, 상기 제1 초격자 및 제2 초격자는 각각 본질적으로 분자식 AlrGa(1-r)N에 따른 반도체들로 구성되고, 여기에서 0≤r≤1인 반도체 구조물.제22항에 있어서, 상기 제1 초격자 및 제2 초격자의 각각은 상이한 r 값을 가진 오직 2개의 반도체로 구성되는 반도체 구조물.제23항에 있어서, 상기 제1 초격자에 포함된 상기 반도체들은 상기 제2 초격자에 포함된 상기 반도체들과 동일한 반도체 구조물.제19항에 있어서, 상기 동작 구조물은 제1 질화물 반도체층을 포함하고, 상기 구조물은 상기 제1 질화물 반도체층 위에 놓여지며 쇼트키 접촉을 형성하는 적어도 하나의 제1 금속층을 더 포함하는 반도체 구조물.제25항에 있어서, 상기 제1 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물.제25항에 있어서, 상기 제1 질화물 반도체층은 GaN을 포함하는 반도체 구조물.제25항에 있어서, 상기 실리콘 기판의 다른 표면 위에 놓여지고 오믹 접촉을 형성하는 적어도 하나의 추가 금속층을 더 포함하는 반도체 구조물.제25항에 있어서, 상기 동작 구조물은 상기 제1 질화물 반도체층과 상기 버퍼 구조물 사이에 배치된 추가의 질화물 반도체층을 포함하고, 상기 추가의 질화 반도체층은 상기 제1 질화물 반도체층의 도핑 농도보다 더 높은 도핑 농도를 갖는 반도체 구조물.제29항에 있어서, 상기 추가의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물.제29항에 있어서, 상기 추가의 질화물 반도체층은 GaN을 포함하는 반도체 구조물.제25항에 있어서, 상기 제1 질화물 반도체층은 상기 버퍼 구조물의 전체 폭 위에 놓이고, 상기 제1 금속층은 상기 제1 질화물 반도체층의 전체 폭 위에 놓이는 반도체 구조물.제25항에 있어서, 상기 제1 질화물 반도체층은 상기 버퍼 구조물의 일부 위에 놓이고, 상기 제1 금속층은 상기 제1 질화물 반도체층의 전체 폭 위에 놓이는 반도체 구조물.반도체 구조물을 제조하는 방법에 있어서.(a) 알루미늄 보호 기판(aluminum-protected substrate)을 제공하기 위해 실리콘 기판의 표면 위에 직접 알루미늄을 피착하는 단계| (b) 상기 알루미늄 보호 기판 위에 질화물 반도체의 핵형성층을 피착하는 단계| (c) 상기 핵형성층 위에 질화물 반도체들의 하나 이상의 초격자들을 포함하는 버퍼 구조물을 에피택셜 성장시키는 단계| 및 (d) 상기 버퍼 구조물 위에 하나 이상의 질화 갈륨계 반도체들을 포함하는 동작 구조물을 에피택셜 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.제34항에 있어서, 상기 질화물 반도체의 상기 핵형성층을 피착하는 단계는 상기 알루미늄 보호 기판과 접촉하는 반응물로서 NH3를 이용하는 단계를 포함하는 반도체 구조물 제조 방법.제35항에 있어서, 상기 핵형성층을 피착하는 단계는 금속 유기 화학 기상 피착을 포함하는 반도체 구조물 제조 방법.제34항에 있어서, 상기 버퍼 구조물을 성장시키는 단계는 상기 핵형성층 위에 직접 질화물 반도체들의 제1 초격자를 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.제34항에 있어서, 상기 동작 구조물을 에피택셜 성장시키는 단계는 제1 질화물 반도체층을 성장시키는 단계를 포함하고| 상기 방법은 상기 제1 질화물 반도체층 상에 적어도 하나의 제1 금속층을 피착하여 쇼트키 접촉을 형성하는 단계를 더 포함하는 반도체 구조물 제조 방법.제38항에 있어서, 상기 제1 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물 제조 방법.제38항에 있어서, 상기 제1 질화물 반도체층은 GaN을 포함하는 반도체 구조물 제조 방법.제38항에 있어서, 상기 실리콘 기판의 다른 표면상에 적어도 하나의 추가 금속층을 피착하여 오믹 접촉을 형성하는 단계를 더 포함하는 반도체 구조물 제조 방법.제38항에 있어서, 상기 동작 구조물을 에피택셜 성장시키는 단계는, 상기 제1 질화물 반도체층을 성장시키기 전에, 상기 버퍼 구조물 위에 추가의 질화물 반도체층을 성장시켜, 상기 추가의 질화물 반도체층이 상기 제1 질화물 반도체층의 도핑 농도보다 더 높은 도핑 농도를 갖도록 하는 단계를 포함하는 반도체 구조물 제조 방법.제42항에 있어서, 상기 추가의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물 제조 방법.제42항에 있어서, 상기 추가의 질화물 반도체층은 GaN을 포함하는 반도체 구조물 제조 방법.제38항에 있어서, 상기 제1 질화물 반도체층이 메사 구조를 형성하도록 상기 제1 질화물 반도체층의 일부를 제거하는 단계를 더 포함하는 반도체 구조물 제조 방법.반도체 구조물을 제조하는 방법에 있어서.(a) 실리콘 기판 위에 질화물 반도체의 핵형성층을 피착하는 단계| (b) 상기 핵형성층 위에 질화물 반도체들의 하나 이상의 초격자들을 포함하는 버퍼 구조물을 에피택셜 성장시키는 단계 - 상기 버퍼 구조물을 성장시키는 단계는 상기 핵형성층 위에 직접 질화물 반도체들의 제1 초격자를 성장시키는 단계를 포함함 - | 및(c) 상기 버퍼 구조물 위에 하나 이상의 질화 갈륨계 반도체를 포함하는 동작 구조물을 에피택셜 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.제46항에 있어서, 상기 버퍼 구조물을 성장시키는 단계는 상기 제1 초격자 위에 질화 갈륨 반도체의 중간층을 성장시키는 단계 및 상기 중간층 위에 질화물 반도체들의 제2 초격자를 성장시키는 단계를 포함하는 반도체 구조물 제조 방법.제46항에 있어서, 상기 동작 구조물을 에피택셜 성장시키는 단계는 제1 질화물 반도체층을 성장시키는 단계를 포함하고| 상기 방법은 상기 제1 질화물 반도체층 위에 적어도 하나의 제1 금속층을 피착하여 쇼트키 접촉을 형성하는 단계를 더 포함하는 반도체 구조물 제조 방법.제48항에 있어서, 상기 제1 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물 제조 방법.제48항에 있어서, 상기 제1 질화물 반도체층은 GaN을 포함하는 반도체 구조물 제조 방법.제48항에 있어서, 상기 실리콘 기판의 다른 표면상에 적어도 하나의 추가 금속층을 피착하여 오믹 접촉을 형성하는 단계를 더 포함하는 반도체 구조물 제조 방법.제48항에 있어서, 상기 동작 구조물을 에피택셜 성장시키는 단계는, 상기 제1 질화물 반도체층을 성장시키기 전에, 상기 버퍼 구조물 위에 추가의 질화물 반도체층을 성장시켜, 상기 추가의 질화물 반도체층이 상기 제1 질화물 반도체층의 도핑 농도보다 더 높은 도핑 농도를 갖도록 하는 단계를 포함하는 반도체 구조물 제조 방법.제51항에 있어서, 상기 추가의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 반도체 구조물 제조 방법.제51항에 있어서, 상기 추가의 질화물 반도체층은 GaN을 포함하는 반도체 구조물 제조 방법.제48항에 있어서, 상기 제1 질화물 반도체층이 메사 구조를 형성하도록 상기 제1 질화물 반도체층의 일부를 제거하는 단계를 더 포함하는 반도체 구조물 제조 방법.반도체 소자를 제조하는 방법에 있어서,(a) 실리콘 기판 위에 질화물 반도체 구조물을 에피택셜 성장시키는 단계|(b) 캐리어를 상기 질화물 반도체 구조물에 접착하는 단계| 및 (c) 상기 질화물 반도체 구조물로부터 상기 실리콘 기판을 제거하는 단계를 포함하는 반도체 소자 제조 방법.제56항에 있어서, 상기 실리콘 기판을 제거하는 단계 후에 상기 질화물 반도체 구조물 위에 실리콘 이외의 베이스 물질을 도포하는 단계를 더 포함하는 반도체 소자 제조 방법.제57항에 있어서, 상기 베이스 물질을 도포한 후에 상기 캐리어를 제거하는 단계를 더 포함하는 반도체 소자 제조 방법.제58항에 있어서, 상기 캐리어를 접착하는 단계 전에, 상기 구조물 내에 하나 이상의 디바이스들을 형성하기 위해 상기 질화물 반도체 구조물을 처리하는 단계를 더 포함하는 반도체 소자 제조 방법.제58항에 있어서, 상기 캐리어를 제거하는 단계 후에, 상기 구조물 내에 하나 이상의 디바이스들을 형성하기 위해 상기 질화물 반도체 구조물을 처리하는 단계를 더 포함하는 반도체 소자 제조 방법.제58항에 있어서, 상기 베이스 물질을 도포하는 단계는 상기 캐리어로부터 멀리있는, 상기 질화물 반도체 구조물의 바닥 표면상에 상기 베이스 물질의 막을 형성하기 위해 상기 질화물 반도체 구조물 위에 상기 베이스 물질을 피착하는 단계를 포함하는 반도체 소자 제조 방법.제61항에 있어서, 상기 베이스 물질을 피착하는 단계는 질화 알루미늄과 다이아몬드로 구성된 그룹으로부터 선택된 베이스 물질을 피착하는 단계를 포함하는 반도체 소자 제조 방법.하나 이상의 에피택셜 성장된 층들을 갖는 질화물 반도체 구조물 및 상기 질화물 반도체 구조물을 지지하는 베이스를 포함하는 반도체 소자로서, 상기 베이스는 상기 질화물 반도체 구조물의 에피택셜 성장시에 사용된 기판 이외의 구조물이며, 상기 반도체 소자는 상기 질화물 반도체 구조물의 에피택셜 성장시에 사용된 상기 기판을 포함하지 않는 반도체 소자.제63항에 있어서, 상기 베이스는 질화물 반도체들과 다이아몬드로 구성된 그룹으로부터 선택된 물질로 형성되는 반도체 소자.실리콘 기판 위에 반도체 구조물을 제조하는 방법에 있어서,(a) 알루미늄 보호 기판을 형성하기 위해 상기 기판의 상부 표면 상에 약 10 원자 단일층 두께보다 작은 알루미늄층을 피착하는 단계| 및(b) 상기 알루미늄 보호 기판 위에 적어도 하나의 질화물 반도체를 피착하는 단계를 포함하는 반도체 구조물 제조 방법.제65항에 있어서, 상기 질화물 반도체를 피착하는 단계는 하나 이상의 유기 금속 화합물 및 암모니아를 포함하는 분위기에 상기 알루미늄 보호 기판을 노출시키는 단계를 포함하는 반도체 구조물 제조 방법.제65항의 방법에 의해 제조된 반도체 구조물.실리콘 기판|상기 실리콘 기판의 표면 위에 놓이는 적어도 하나의 질화물 반도체층|상기 질화물 반도체층 위에 놓이고 쇼트키 접촉을 형성하는 적어도 하나의 제1 금속층| 및상기 실리콘 기판의 다른 표면 위에 놓이고 오믹 접촉을 형성하는 적어도 하나의 추가의 금속층을 포함하는 수직 전류 전도 쇼트키 다이오드.제68항에 있어서, 상기 적어도 하나의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 쇼트키 다이오드.제68항에 있어서, 상기 적어도 하나의 질화물 반도체층은 GaN을 포함하는 쇼트키 다이오드.제68항에 있어서, 상기 실리콘 기판과 상기 질화물 반도체층 사이에 배치된 버퍼 구조물을 더 포함하는 쇼트키 다이오드.제71항에 있어서, 상기 버퍼 구조물은, 상이한 조성들의 복수의 질화물 반도체를 포함하는 상기 질화물 반도체층과 상기 실리콘 기판 사이에 배치되는 적어도 하나의 초격자를 포함하는 쇼트키 다이오드.제71항에 있어서, 상기 버퍼 구조물은 제1 초격자, 상기 제1 초격자 위에 놓이는 질화물 반도체의 중간층, 및 상기 중간층 위에 놓이는 제2 초격자를 포함하는 쇼트키 다이오드.제68항에 있어서, 상기 실리콘 기판 바로 위에 놓이는 알루미늄층을 더 포함하는 쇼트키 다이오드.제74항에 있어서, 질화물 반도체를 포함하고 상기 알루미늄층 바로 위에 놓이는 다결정 핵형성층을 더 포함하는 쇼트키 다이오드.제68항에 있어서, 상기 실리콘 기판과 상기 제1 질화물 반도체층 사이에 배치된 추가의 질화물 반도체층을 더 포함하고| 상기 추가의 질화물 반도체층은 상기 제1 질화물 반도체층의 도핑 농도보다 더 높은 도핑 농도를 갖는 쇼트키 다이오드.제76항에 있어서, 상기 추가의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 쇼트키 다이오드.제76항에 있어서, 상기 추가의 질화물 반도체층은 GaN을 포함하는 쇼트키 다이오드.제68항에 있어서, 상기 질화물 반도체층은 상기 실리콘 기판의 전체 폭 위에 놓이고, 상기 제1 금속층은 상기 제1 질화물 반도체층의 전체 폭 위에 놓이는 쇼트키 다이오드.제68항에 있어서, 상기 질화물 반도체층은 상기 실리콘 기판의 일부 위에 놓이고, 상기 제1 금속층은 상기 질화물 반도체층의 전체 폭 위에 놓이는 쇼트키 다이오드.수직 전류 전도 쇼트키 다이오드를 제조하는 방법에 있어서,실리콘 기판의 표면 위에 적어도 하나의 질화물 반도체층을 형성하는 단계|상기 질화물 반도체층 위에 적어도 하나의 제1 금속층을 피착하여 쇼트키 접촉을 형성하는 단계| 및상기 실리콘 기판의 다른 표면 위에 적어도 하나의 추가적 금속층을 피착하여 오믹 접촉을 형성하는 단계를 포함하는 쇼트키 다이오드 제조 방법.제81항에 있어서, 상기 하나의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 쇼트키 다이오드 제조 방법.제81항에 있어서, 상기 하나의 질화물 반도체층은 GaN을 포함하는 쇼트키 다이오드 제조 방법.제81항에 있어서, 상기 질화물 반도체층을 형성하기 전에 상기 실리콘 기판의 상기 표면상에 버퍼 구조물을 형성하는 단계를 더 포함하는 쇼트키 다이오드 제조 방법.제84항에 있어서, 상기 버퍼 구조물을 형성하는 단계는 상이한 조성들의 복수의 질화물 반도체를 포함하는 적어도 하나의 초격자를 성장시키는 단계를 포함하는 쇼트키 다이오드 제조 방법.제84항에 있어서, 상기 버퍼 구조물을 형성하는 단계는 제1 초격자를 성장시키는 단계, 상기 제1 초격자 위에 놓이는 질화물 반도체의 중간층을 성장시키는 단계, 및 상기 중간층 위에 놓이는 제2 초격자를 성장시키는 단계를 포함하는 쇼트키 다이오드 제조 방법.제81항에 있어서, 상기 실리콘 기판 위에 직접 알루미늄층을 피착하는 단계를 더 포함하는 쇼트키 다이오드 제조 방법.제87항에 있어서, 상기 알루미늄층 위에 직접 질화물 반도체를 포함하는 다결정 핵형성층을 형성하는 단계를 더 포함하는 쇼트키 다이오드 제조 방법.제81항에 있어서, 상기 제1 질화물 반도체층을 형성하기 전에 추가의 질화물 반도체층을 형성하는 단계를 더 포함하고| 상기 추가의 질화물 반도체층은 상기 제1 질화물 반도체층의 도핑 농도보다 더 높은 도핑 농도를 갖는 쇼트키 다이오드 제조 방법.제89항에 있어서, 상기 추가의 질화물 반도체층은 질화 갈륨계 반도체를 포함하는 쇼트키 다이오드 제조 방법.제89항에 있어서, 상기 추가의 질화물 반도체층은 GaN을 포함하는 쇼트키 다이오드 제조 방법.제81항에 있어서, 상기 질화 갈륨층이 메사 구조를 형성하도록 상기 질화 갈륨층의 일부를 제거하는 단계를 더 포함하는 쇼트키 다이오드 제조 방법.