초록 ▼

공정 기판의 층간 절연막에 콘택 플러그 형태의 하부 전극 플러그 부분을 형성하는 단계, 플러그 부분이 형성된 기판 전면에 금속막을 적층하고 금속막 위로 하부 전극 플러그 부분과 겹치는 하부 전극용 1차 포토레지스트 식각 마스크 패턴을 형성하는 단계, 1차 포토레지스트 식각 마스크 패턴을 영역 확장 처리하여 상부가 위로 볼록한 곡면을 이루는 2차 포토레지스트 식각 마스크 패턴을 형성하는 단계, 2차 포토레지스트 식각 마스크 패턴 및 상기 금속막에 대한 이방성 식각하여 2차 포토레지스트 식각 마스크 패턴의 상면이 이루는 곡면을 금속막에

공정 기판의 층간 절연막에 콘택 플러그 형태의 하부 전극 플러그 부분을 형성하는 단계, 플러그 부분이 형성된 기판 전면에 금속막을 적층하고 금속막 위로 하부 전극 플러그 부분과 겹치는 하부 전극용 1차 포토레지스트 식각 마스크 패턴을 형성하는 단계, 1차 포토레지스트 식각 마스크 패턴을 영역 확장 처리하여 상부가 위로 볼록한 곡면을 이루는 2차 포토레지스트 식각 마스크 패턴을 형성하는 단계, 2차 포토레지스트 식각 마스크 패턴 및 상기 금속막에 대한 이방성 식각하여 2차 포토레지스트 식각 마스크 패턴의 상면이 이루는 곡면을 금속막에 전사하여 상면이 위로 볼록한 곡면을 이루는 캐퍼시터 하부 전극의 확장부를 이루는 단계, 확장부의 위로 볼록한 곡면 표면에 유전막을 형성시키는 단계, 유전막이 형성된 기판에 절연막 적층 및 패터닝을 통해 유전막을 드러내는 상부 전극용 홀을 형성하는 단계, 상부 전극용 홀을 상부 전극용 금속으로 채우는 단계를 구비하여 이루어지는 것을 특징으로 하는 반도체 장치 형성 방법 및 그 방법에 의해 대향면적이 늘어난 반도체 장치가 개시된다. 본 발명에 따르면, 간단한 공정 단계의 추가만으로 종래의 평면적인 대향면을 가진 경우보다 대향 면적이 증가된 MIM 캐퍼시터 구조를 형성할 수 있어 공정의 효율성이 제고되고, 공정 비용을 줄일 수 있게 된다.

대표청구항 ▼

공정 기판의 제1 층간 절연막에 하부 전극의 플러그 부분을 형성하는 단계,상기 플러그 부분이 형성된 기판 전면에 금속막을 적층하고 상기 금속막 위로 상기 플러그 부분과 겹치는 하부 전극용 1차 포토레지스트 식각 마스크 패턴을 형성하는 단계, 상기 1차 포토레지스트 식각 마스크 패턴을 영역 확장 및 변형 처리하여 상부가 위로 볼록한 곡면을 이루는 2차 포토레지스트 식각 마스크 패턴을 형성하는 단계,상기 2차 포토레지스트 식각 마스크 패턴 및 상기 금속막에 대한 이방성 식각하여 상기 2차 포토레지스트 식각 마스크 패턴의 구형 곡면을 상

공정 기판의 제1 층간 절연막에 하부 전극의 플러그 부분을 형성하는 단계,상기 플러그 부분이 형성된 기판 전면에 금속막을 적층하고 상기 금속막 위로 상기 플러그 부분과 겹치는 하부 전극용 1차 포토레지스트 식각 마스크 패턴을 형성하는 단계, 상기 1차 포토레지스트 식각 마스크 패턴을 영역 확장 및 변형 처리하여 상부가 위로 볼록한 곡면을 이루는 2차 포토레지스트 식각 마스크 패턴을 형성하는 단계,상기 2차 포토레지스트 식각 마스크 패턴 및 상기 금속막에 대한 이방성 식각하여 상기 2차 포토레지스트 식각 마스크 패턴의 구형 곡면을 상기 금속막에 전사하여 상면이 위로 볼록한 곡면을 이루는 캐퍼시터 하부 전극의 확장부를 이루는 단계,상기 확장부 상면에 유전막을 형성시키는 단계, 상기 유전막이 형성된 기판에 제2 층간 절연막 적층 및 패터닝을 통해 상기 제2 층간 절연막에 상기 유전막을 드러내는 상부 전극용 홀을 형성하는 단계,상기 상부 전극용 홀을 상부 전극용 금속으로 채우는 단계를 구비하여 이루어지는 것을 특징으로 하는 MIM 캐퍼시터를 가지는 반도체 장치 형성 방법.