최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2007-0132141 (2007-12-17) |
공개번호 | 10-2009-0064805 (2009-06-22) |
등록번호 | 10-0965215-0000 (2010-06-14) |
DOI | http://doi.org/10.8080/1020070132141 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2007-12-17) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
반도체 소자의 제조 방법이 제공된다. 상기 반도체 소자의 제조 방법은 반도체 기판 위에 패턴화된 제1 절연막 상에 로직부 메탈 및 커패시터 하부 메탈을 형성하는 단계, 상기 커패시터 하부 메탈의 일부분을 선택적으로 소정의 깊이까지 식각한 후 상기 반도체 기판 전면에 제2 절연막을 형성하는 단계, 상기 커패시터 하부 메탈의 일부분 위에 적층된 제2 절연막 상에 커패시터 상부 메탈을 형성하는 단계, 및 상기 제2 절연막 및 상기 커패시터 상부 메탈 위에 제3 절연막을 형성하는 단계를 포함한다.
반도체 기판 위에 패턴화된 제1 절연막 상에 로직부 메탈 및 커패시터 하부 메탈을 형성하는 단계;상기 커패시터 하부 메탈의 일부분을 선택적으로 소정의 깊이까지 식각한 후 상기 반도체 기판 전면에 제2 절연막을 형성하는 단계;상기 제2 절연막 상에 도전 물질을 증착하고, 증착된 도전 물질을 상기 제2 절연막이 노출될 때까지 평탄화하여 상기 커패시터 하부 메탈의 상기 일부분 위에 적층된 제2 절연막 상에 커패시터 상부 메탈을 형성하는 단계;평탄화에 의하여 노출되는 제2 절연막 및 상기 커패시터 상부 메탈 위에 상기 커패시터 상부 메탈의
※ AI-Helper는 부적절한 답변을 할 수 있습니다.