다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
| 국가/구분 | 한국(KR)/공개특허 |
|---|---|
| 국제특허분류(IPC8판) |
|
| 출원번호 | 10-2007-0027205 (2007-03-20) |
| 공개번호 | 10-2008-0085533 (2008-09-24) |
| DOI | http://doi.org/10.8080/1020070027205 |
| 발명자 / 주소 | |
| 출원인 / 주소 |
|
| 대리인 / 주소 |
|
| 심사진행상태 | 취하(심사미청구) |
| 법적상태 | 취하 |
반도체 소자의 듀얼 폴리 게이트 형성방법은, NMOS 영역 및 PMOS 영역을 갖는 반도체 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 비도핑된 제1폴리실리콘막을 형성하는 단계; 상기 비도핑된 제1폴리실리콘막 내에 N형 불순물을 이온주입하는 단계; 상기 N형 불순물이 이온주입된 PMOS 영역 상의 제1폴리실리콘막 부분 내에 선택적으로 P형 불순물을 이온주입하는 단계; 상기 N형 및 P형 불순물이 이온주입된 제1폴리실리콘막 상에 금속계막을 형성하는 단계; 상기 금속계막 상에 비도핑된 제2폴리실리콘막을 형성하는 단계
NMOS 영역 및 PMOS 영역을 갖는 반도체 기판; 상기 반도체 기판 상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성되며, NMOS 영역에 N형 불순물이 이온주입되고 PMOS 영역에 P형 불순물이 이온주입된 제1폴리실리콘막; 상기 N형 및 P형 불순물이 이온주입된 제1폴리실리콘막 상에 형성된 금속계막; 상기 금속계막 상에 형성된 비도핑된 제2폴리실리콘막; 및 상기 비도핑된 제2폴리실리콘막 상에 형성된 하드마스크막; 를 포함하는 것을 특징으로 반도체 소자의 듀얼 폴리 게이트.
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.