최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2008-0109874 (2008-11-06) |
공개번호 | 10-2010-0050802 (2010-05-14) |
DOI | http://doi.org/10.8080/1020080109874 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2008-11-06) |
심사진행상태 | 거절결정(일반) |
법적상태 | 거절 |
본 발명은 반도체 소자의 활성영역 단락 방법에 관한 것으로, 더욱 상세하게는 컨택과 금속배선을 사용하지 않고 활성영역 사이를 연결함으로써 보다 효율적으로 칩 면적을 활용할 수 있는 리프트 오프 공정을 이용한 반도체 소자의 활성영역 단락 방법에 관한 것이다.본 발명의 리프트 오프 공정을 이용한 반도체 소자의 활성영역 단락 방법은 실리콘 기판 상에 사진 공정 및 식각 공정을 진행하여 셀로우 트렌치를 형성하는 제1 단계; 사진 공정을 진행하여 연결시킬 활성영역 사이의 필드영역을 오픈시키는 제2 단계; 박막 증착 공정을 진행하여 배리어 금
실리콘 기판 상에 사진 공정 및 식각 공정을 진행하여 셀로우 트렌치를 형성하는 제1 단계; 사진 공정을 진행하여 연결시킬 활성영역 사이의 필드영역을 오픈시키는 제2 단계; 박막 증착 공정을 진행하여 배리어 금속을 증착한 후 감광막 제거 공정에 의하여 상기 활성영역 사이의 필드영역에 선택적으로 배리어 금속을 증착하는 제3 단계; 그리고 필드 절연막을 증착한 후 화학적기계적 연마 공정에 의하여 활성영역 상의 필드 절연막 및 배리어 메탈을 제거하는 제4 단계;를 포함하여 이루어진 것을 특징으로 하는 리프트 오프 공정을 이용한 반도체 소자
※ AI-Helper는 부적절한 답변을 할 수 있습니다.