$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

팬아웃 웨이퍼 레벨 패키지의 3D 집적화 원문보기

IPC분류정보
국가/구분 한국(KR)/등록특허
국제특허분류(IPC8판)
  • H01L-025/10
  • H01L-023/13
  • H01L-023/14
  • H01L-023/498
  • H05K-003/46
출원번호 10-2017-7008145 (2017-03-24)
공개번호 10-2017-0048439 (2017-05-08)
등록번호 10-1916613-0000 (2018-11-01)
우선권정보 미국(US) 62/082,557 (2014-11-20);미국(US) 14/619,002 (2015-02-10)
국제출원번호 PCT/US2015/058474 (2015-10-30)
국제공개번호 WO 2016/081182 (2016-05-26)
번역문제출일자 2017-03-24
DOI http://doi.org/10.8080/1020177008145
발명자 / 주소
  • 자이, 쥔 / 미국 ***** 캘리포니아주 쿠퍼티노 메일 스탑 **-*에스이지 인피니트 루프 *
  • 후, 쿤훙 / 미국 ***** 캘리포니아주 쿠퍼티노 메일 스탑 **-*에스이지 인피니트 루프 *
  • 카슨, 플린 피. / 미국 ***** 캘리포니아주 쿠퍼티노 메일 스탑 **-*에스이지 인피니트 루프 *
출원인 / 주소
  • 애플 인크. / 미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이
대리인 / 주소
  • 장덕순; 백만기
심사청구여부 있음 (2017-03-24)
심사진행상태 등록결정(일반)
법적상태 등록

초록

팬아웃 웨이퍼 레벨 패키지(FOWLP) 및 형성 방법이 기술된다.실시예에서, 패키지는 제1 라우팅 층, 제1 라우팅 층의 상부면 상의 제1 다이, 및 제1 라우팅 층 상에서 제1 다이를 캡슐화하는 제1 몰딩 화합물을 포함한다.제1 복수의 전도성 필라가 제1 라우팅 층의 하부면으로부터 연장된다.제2 다이가 제2 라우팅 층의 상부면 상에 있고, 제1 복수의 전도성 필라는 라우팅 층의 상부면 상에 있다.제2 몰딩 화합물은 제2 라우팅 층 상에서 제1 몰딩 화합물, 제1 라우팅 층, 제1 복수의 전도성 필라, 및 제2 다이를 캡슐화한다.일

대표청구항

패키지로서,제1 재배선 라인을 포함하는 제1 라우팅 층;제1 접촉 패드를 포함하는 제1 다이 - 상기 제1 다이는 상기 제1 라우팅 층의 상부면 상에 위치하고, 상기 제1 재배선 라인은 상기 제1 접촉 패드 상에 직접 형성됨 -;상기 제1 라우팅 층 상에서 상기 제1 다이를 캡슐화하는 제1 몰딩 화합물;상기 제1 라우팅 층의 하부면으로부터 연장되는 제1 복수의 전도성 필라(conductive pillar);제2 라우팅 층 - 상기 제1 복수의 전도성 필라는 상기 제2 라우팅 층의 상부면 상에 있음 -;상기 제2 라우팅 층의 상부면

이 특허에 인용된 특허 (4)

  1. [한국] 전기 시스템 및 그 코어 모듈 | 양치광, 장쳉이, 구영얀, 샤우에 간하우
  2. [미국] Semiconductor Device and Method of Forming Open Cavity in TSV Interposer to Contain Semiconductor Die in WLCSMP | Chi, HeeJo, Cho, NamJu, Shin, HanGil
  3. [미국] Semiconductor Device and Method of Forming Interposer Frame Over Semiconductor Die to Provide Vertical Interconnect | Pagaila, Reza A., Chow, Seng Guan, Yoon, Seung Uk
  4. [미국] Semiconductor Device and Method of Forming an Embedded SOP Fan-Out Package | Lin, Yaojian, Chen, Kang

이 특허를 인용한 특허 (1)

  1. [한국] 반도체 패키지 및 이의 제조 방법 | 김병철, 권용태, 조효기, 오동훈, 이재천, 신형진, 메리 마에 멜고 가림바, 리지 발렌시아 가쵸
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로