최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2017-7021418 (2017-07-28) | |
공개번호 | 10-2017-0101978 (2017-09-06) | |
등록번호 | 10-1963066-0000 (2019-03-21) | |
우선권정보 | 중국(CN) 201410856610.1 (2014-12-31) | |
국제출원번호 | PCT/CN2015/071708 (2015-01-28) | |
국제공개번호 | WO 2016/106923 (2016-07-07) | |
번역문제출일자 | 2017-07-28 | |
DOI | http://doi.org/10.8080/1020177021418 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2017-07-28) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 LTPS TFT 픽셀 유닛 및 그 제조 방법이다. 상기 방법은, 기판(11)을 제공하고, 기판(11)에 버퍼층(12)을 형성하는 단계; 버퍼층(12)에 반도체 패턴층(13) 및 제1 절연층(142)를 형성하고, 반도체 패턴층(13)과 제1 절연층(142)은 동일한 층에 설치되며 반도체 패턴층(13)의 높이와 제1 절연층(142)의 높이가 동일한 단계를 포함한다. 상기 방식을 통해, LTPS TFT 픽셀 유닛의 부작용을 감소시킬 수 있고, 그 전성을 향상시킬 수 있다.
LTPS TFT 픽셀 유닛의 제조 방법에 있어서, 상기 방법은,기판을 제공하고, 상기 기판에 버퍼층을 형성하는 단계; 상기 버퍼층에 반도체 패턴층 및 제1 절연층을 형성하고, 상기 반도체 패턴층과 상기 제1 절연층은 동일한 층에 설치되며 상기 반도체 패턴층의 높이와 상기 제1 절연층의 높이가 동일한 단계; 를 포함하되, 상기 기판에 버퍼층을 형성하는 단계는,상기 기판에 질화 실리콘층 및 산화 실리콘층을 순차적으로 형성하는 단계를 포함하고; 상기 버퍼층에 반도체 패턴층 및 제1 절연층을 형성하고, 상기 반도체 패턴층과 상기 제1 절연
※ AI-Helper는 부적절한 답변을 할 수 있습니다.