초록

본 발명은 LTPS TFT 픽셀 유닛 및 그 제조 방법이다. 상기 방법은, 기판(11)을 제공하고, 기판(11)에 버퍼층(12)을 형성하는 단계; 버퍼층(12)에 반도체 패턴층(13) 및 제1 절연층(142)를 형성하고, 반도체 패턴층(13)과 제1 절연층(142)은 동일한 층에 설치되며 반도체 패턴층(13)의 높이와 제1 절연층(142)의 높이가 동일한 단계를 포함한다. 상기 방식을 통해, LTPS TFT 픽셀 유닛의 부작용을 감소시킬 수 있고, 그 전성을 향상시킬 수 있다.

대표청구항 ▼

LTPS TFT 픽셀 유닛의 제조 방법에 있어서, 상기 방법은,기판을 제공하고, 상기 기판에 버퍼층을 형성하는 단계; 상기 버퍼층에 반도체 패턴층 및 제1 절연층을 형성하고, 상기 반도체 패턴층과 상기 제1 절연층은 동일한 층에 설치되며 상기 반도체 패턴층의 높이와 상기 제1 절연층의 높이가 동일한 단계; 를 포함하되, 상기 기판에 버퍼층을 형성하는 단계는,상기 기판에 질화 실리콘층 및 산화 실리콘층을 순차적으로 형성하는 단계를 포함하고; 상기 버퍼층에 반도체 패턴층 및 제1 절연층을 형성하고, 상기 반도체 패턴층과 상기 제1 절연

LTPS TFT 픽셀 유닛의 제조 방법에 있어서, 상기 방법은,기판을 제공하고, 상기 기판에 버퍼층을 형성하는 단계; 상기 버퍼층에 반도체 패턴층 및 제1 절연층을 형성하고, 상기 반도체 패턴층과 상기 제1 절연층은 동일한 층에 설치되며 상기 반도체 패턴층의 높이와 상기 제1 절연층의 높이가 동일한 단계; 를 포함하되, 상기 기판에 버퍼층을 형성하는 단계는,상기 기판에 질화 실리콘층 및 산화 실리콘층을 순차적으로 형성하는 단계를 포함하고; 상기 버퍼층에 반도체 패턴층 및 제1 절연층을 형성하고, 상기 반도체 패턴층과 상기 제1 절연층은 동일한 층에 설치되며 상기 반도체 패턴층의 높이와 상기 제1 절연층의 높이가 동일한 단계는,상기 버퍼층에 비결정질 실리콘층을 형성하고, 상기 비결정질 실리콘층에 대해 결정화 작업을 진행하여, 다결정질 실리콘층을 형성하는 단계; 제1 광식각 공정을 통해 상기 다결정질 실리콘층을 패턴화하여, 상기 반도체 패턴층을 형성하는 단계; 상기 반도체 패턴층 및 상기 반도체 패턴층이 형성되지 않은 상기 버퍼층에 상기 반도체 패턴층과 높이가 동일한 질화 실리콘층을 형성하는 단계; 상기 질화 실리콘층의 상기 반도체 패턴층에 대응되지 않는 위치에 네가티브 포토레지스트를 코팅하는 단계; 제2 광식각 공정을 통해 상기 질화 실리콘층을 패턴화 처리하는 단계; 상기 반도체 패턴층 상방의 상기 질화 실리콘층을 더욱 에칭하여, 상기 반도체 패턴층의 질화 실리콘층을 에칭 제거함으로써, 상기 반도체 패턴층의 양단에서 상기 반도체 패턴층과 높이가 동일한 상기 제1 절연층을 형성하는 단계; 를 포함하고상기 반도체 패턴층에서 제3 광식각 공정 및 제1 도핑 공정을 통해 상기 반도체 패턴층에 노멀 영역 및 상기 노멀 영역 양측에 위치하는 헤비 도핑 영역을 형성하는 단계; 상기 반도체 패턴층에서 제4 광식각 공정 및 제2 도핑 공정을 통해 상기 반도체 패턴층에 상기 노멀 영역과 상기 헤비 도핑 영역 사이에 위치하는 라이트 도핑 영역을 더 형성하는 단계; 를 더 포함하며,상기 헤비 도핑 영역 및 라이트 도핑 영역은 각각의 도핑의 비율이 상이하도록 이온 주입 방식으로 N형 도핑을 진행하는 것을 특징으로 하는 LTPS TFT 픽셀 유닛의 제조 방법.