초록

본 실시예에 의한 웨이트 행렬 회로는 n 개의 입력 라인과, m 개의 출력 라인과, n 개의 입력 라인과 m 개의 출력 라인에 각각 연결되며 각각이 비선형 전류 대 전압 특성을 가지는 n*m 개의 저항성 메모리 소자를 포함하는 메모리 어레이와, 각각의 입력 라인과 연결된 입력 회로 및 각각의 출력 라인과 연결된 출력 회로를 포함하는 웨이트 행렬 회로(weight matrix circuit)로, 입력 회로는 저항성 메모리 소자와 연결되어 웨이트 행렬 회로는 선형 전류 대 전압 특성을 가진다.

대표청구항 ▼

웨이트 행렬 회로로, 상기 웨이트 행렬 회로는:n 개의 입력 라인과, m 개의 출력 라인과, 상기 n 개의 입력 라인과 m 개의 출력 라인에 각각 연결되며 각각이 비선형 전류 대 전압 특성을 가지는 n*m 개의 저항성 메모리 소자를 포함하는 메모리 어레이;각각의 상기 입력 라인과 연결된 입력 회로; 및 각각의 상기 출력 라인과 연결된 출력 회로를 포함하는 웨이트 행렬 회로(weight matrix circuit)로,상기 입력 회로는 상기 저항성 메모리 소자와 연결되고, 상기 저항성 메모리 소자의 상기 전류 대 전압 특성과 상기 입력

웨이트 행렬 회로로, 상기 웨이트 행렬 회로는:n 개의 입력 라인과, m 개의 출력 라인과, 상기 n 개의 입력 라인과 m 개의 출력 라인에 각각 연결되며 각각이 비선형 전류 대 전압 특성을 가지는 n*m 개의 저항성 메모리 소자를 포함하는 메모리 어레이;각각의 상기 입력 라인과 연결된 입력 회로; 및 각각의 상기 출력 라인과 연결된 출력 회로를 포함하는 웨이트 행렬 회로(weight matrix circuit)로,상기 입력 회로는 상기 저항성 메모리 소자와 연결되고, 상기 저항성 메모리 소자의 상기 전류 대 전압 특성과 상기 입력 회로의 전류 대 전압 특성은 상호 역함수의 관계에 있어서 상기 웨이트 행렬 회로는 선형 전류 대 전압 특성을 가지는 웨이트 행렬 회로.