최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2018-0083021 (2018-07-17) | |
공개번호 | 10-2020-0008847 (2020-01-29) | |
등록번호 | 10-2156349-0000 (2020-09-09) | |
DOI | http://doi.org/10.8080/1020180083021 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2018-07-17) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 기판 상에 에피택셜 공정이 아니라 증착 공정을 이용하여 형성하되, 각각 이격되어 나누어진 분할영역마다 비정질의 탄화실리콘 박막을 형성하는 제 1 단계; 및 상기 증착 공정의 공정온도 보다 상대적으로 높은 온도에서 상기 비정질의 탄화실리콘 박막을 가열하여 상기 분할영역마다 결정질의 탄화실리콘 박막을 형성하는 제 2 단계;를 포함하는, 표면 스트레스가 완화된 결정질의 탄화실리콘 박막 구조체 제조방법을 제공한다.
기판 상에 에피택셜 공정이 아니라 증착 공정을 이용하여 형성하되, 각각 이격되어 나누어진 분할영역마다 비정질의 탄화실리콘 박막을 형성하는 제1 단계; 상기 증착 공정의 공정온도 보다 상대적으로 높은 온도에서 상기 비정질의 탄화실리콘 박막을 가열하여 상기 분할영역마다 결정질의 탄화실리콘 박막을 형성하는 제2 단계;상기 분할영역마다 형성된 상기 결정질의 탄화실리콘 박막에 소자 구조체 및 센서 구조체 중의 적어도 어느 하나를 형성하는 제3 단계; 및상기 분할영역의 경계에 대응하도록 상기 기판을 소잉(sawing)하여 복수의 개별칩을 수득
해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.