최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2018-0156161 (2018-12-06) | |
등록번호 | 10-2100863-0000 (2020-04-08) | |
DOI | http://doi.org/10.8080/1020180156161 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2018-12-06) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명의 SiC MOSFET 전력 반도체 소자는 제 1 도전형의 드리프트층을 포함하는 기판; 상기 기판의 상부에 형성되되 제 1 도전형의 SiC 에피층; 상기 SiC 에피층 상부에 형성된 게이트 산화막 및 게이트 전극을 구비하는 게이트 구조체; 상기 게이트 구조체의 양측에 각각 형성된 제 2 도전형의 웰 영역; 상기 웰 영역 내에 형성되되 상기 게이트 구조체에 접하는 제 1 도전형의 소스 영역; 상기 SiC 에피층에 형성되되 상기 게이트 구조체의 양측에 각각 배치된 트렌치 산화물 패턴; 및 상기 SiC 에피층과 트렌치 산화물 패턴
제 1 도전형의 드리프트층을 포함하는 기판;상기 기판의 상부에 형성되되 제 1 도전형의 SiC 에피층;상기 SiC 에피층 상부에 형성된 게이트 산화막 및 게이트 전극을 구비하는 게이트 구조체;상기 게이트 구조체의 양측에 각각 형성된 제 2 도전형의 웰 영역;상기 웰 영역 내에 형성되되 상기 게이트 구조체에 접하는 제 1 도전형의 소스 영역;상기 SiC 에피층에 형성되되 상기 게이트 구조체의 양측에 각각 배치된 트렌치 산화물 패턴; 및상기 SiC 에피층과 트렌치 산화물 패턴 사이에 개재된 제 2 도전형의 도핑 영역; 을 포함하며,상기
※ AI-Helper는 부적절한 답변을 할 수 있습니다.