최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2019-0084617 (2019-07-12) | |
공개번호 | 10-2021-0007713 (2021-01-20) | |
등록번호 | 10-2263508-0000 (2021-06-04) | |
DOI | http://doi.org/10.8080/1020190084617 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2019-07-12) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 선택적 증착법을 이용한 반도체 등의 기판 간의 결합방법에 관한 것으로, 보다 상세하게는 선택적 증착법을 이용함으로써 낮은 온도에서도 접합 면 사이의 기계적 및 전기적 결함의 발생을 최소화하는 기판 간의 결합방법에 관한 것이다.
(a) 각각의 실리콘 산화물 영역 상에 1 이상의 전도성 패턴이 형성된 제1 기판과 제2 기판을 준비하는 단계;(b) 상기 제1 기판과 상기 제2 기판 각각의 상기 실리콘 산화물 영역 표면 상부에 표면 억제제 층을 증착시키는 단계:(c) 상기 전도성 패턴 상부에 전이금속을 증착시키는 단계; 및(d) 상기 표면 억제제 층을 제거하는 단계; 및(e) 상기 제1 기판과 상기 제2 기판의 각각의 전이금속 위치가 서로 대응되도록 상기 제1 기판과 상기 제2 기판을 결합시키는 단계를 포함하며,상기 표면 억제제는 아미노실란계 Si 전구체인 것을
※ AI-Helper는 부적절한 답변을 할 수 있습니다.