최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2020-7007518 (2020-03-13) | |
공개번호 | 10-2020-0034801 (2020-03-31) | |
등록번호 | 10-2288118-0000 (2021-08-04) | |
우선권정보 | 미국(US) 61/602,155 (2012-02-23) | |
국제출원번호 | PCT/US2013/027496 (2013-02-22) | |
국제공개번호 | WO 2013/126828 (2013-08-29) | |
번역문제출일자 | 2020-03-13 | |
DOI | http://doi.org/10.8080/1020207007518 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2020-04-10) | |
심사진행상태 | 등록결정(재심사후) | |
법적상태 | 등록 |
반도체 층에 대한 오믹 접촉부를 형성하기 위한 해법이 제공된다. 마스킹 재료가 반도체 층의 표면 상의 접촉 영역들의 세트에 도포된다. 그 다음, 디바이스 이종구조의 하나 이상의 층들이 반도체 층의 비-마스킹 영역(들) 상에 형성된다. 오믹 접촉부는 디바이스 이종구조의 하나 이상의 층들이 형성된 다음에 형성될 수 있다. 오믹 접촉부 형성은 디바이스 이종구조 내에 임의의 반도체 층을 형성하는 재료의 품질이 손상되는 온도 범위보다 낮은 프로세싱 온도에서 수행될 수 있다.
반도체 디바이스로서,디바이스 이종구조를 포함하고, 상기 디바이스 이종구조는,상기 디바이스 이종구조의 반도체 층들의 세트 내의 반도체 층의 표면의 일 부분 상에 위치된 돌출된 반도체 영역; 및상기 반도체 층에 대한 오믹 접촉부를 포함하며,상기 오믹 접촉부는 상기 반도체 층의 상기 표면 상의 접촉 영역들의 세트 상에 상기 돌출된 반도체 영역에 인접하여 위치된 전도성의 반도체 층들의 세트를 포함하고, 상기 전도성의 반도체 층들의 세트는 상기 접촉 영역들의 세트로부터의 거리에 대하여 상기 전도성의 반도체 층들의 세트를 형성하는 재료의 적어
※ AI-Helper는 부적절한 답변을 할 수 있습니다.