초록

본 개시내용의 실시예들은 일반적으로, 디스플레이 애플리케이션들을 위한, 높은 유전 상수뿐만 아니라 막 품질들을 갖는 커패시터 층 또는 게이트 절연 층으로서 사용될 수 있는 하이브리드 막 스택을 형성하는 방법들을 제공한다.일 실시예에서, 박막 트랜지스터 구조는, 기판 상에 형성되는 게이트, 소스, 및 드레인 전극들; 및 기판 상에 형성되는 절연 층을 포함하며, 절연 층은, 게이트, 소스, 및 드레인 전극들 위 또는 아래에 형성된 계면 층 상에 배치되는 지르코늄 함유 재료를 포함하는 유전체 층을 갖는 하이브리드 막 스택이다.

대표청구항 ▼

박막 트랜지스터 구조로서,투명 기판 상의 박막 트랜지스터 내에 형성되는 게이트 전극, 소스 전극, 및 드레인 전극;상기 투명 기판과 직접 접촉하여 형성되는 실리콘 함유 절연 층 ― 상기 실리콘 함유 절연 층은 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극 아래 배치됨 ―상기 실리콘 함유 절연 층과 직접 접촉하여 형성되는 절연 층 ― 상기 절연 층은 상기 게이트 전극 아래에 배치됨 ―; 및상기 게이트 전극 및 상기 절연 층과 직접 접촉하여 형성되는 커패시터 층 ― 상기 커패시터 층은 유전체 층과 최상부 층 사이에 배치되는

박막 트랜지스터 구조로서,투명 기판 상의 박막 트랜지스터 내에 형성되는 게이트 전극, 소스 전극, 및 드레인 전극;상기 투명 기판과 직접 접촉하여 형성되는 실리콘 함유 절연 층 ― 상기 실리콘 함유 절연 층은 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극 아래 배치됨 ―상기 실리콘 함유 절연 층과 직접 접촉하여 형성되는 절연 층 ― 상기 절연 층은 상기 게이트 전극 아래에 배치됨 ―; 및상기 게이트 전극 및 상기 절연 층과 직접 접촉하여 형성되는 커패시터 층 ― 상기 커패시터 층은 유전체 층과 최상부 층 사이에 배치되는 계면(interface) 층을 갖는 하이브리드 막 스택(hybrid film stack)을 포함하고, 상기 유전체 층은 비정질 알루미늄 도핑된 지르코늄 함유 재료를 포함하고, 상기 유전체 층은 250 Å 내지 900 Å의 두께 및 1E-8A/cm2 미만의 전류 누설을 갖고, 상기 계면 층은 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 알루미늄 티타늄 산화물(AlTiO), 알루미늄 지르코늄 산화물(AlZrO), 알루미늄 산질화물(AlON), 또는 이트륨 산화물(Y2O3)중 적어도 하나인, 박막 트랜지스터 구조.