$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

적층형 실리콘 캐패시터 및 이의 제조 방법 원문보기

IPC분류정보
국가/구분 한국(KR)/공개특허
국제특허분류(IPC8판)
  • H01G-004/30
  • H01G-004/008
출원번호 10-2021-0150621 (2021-11-04)
공개번호 10-2022-0165624 (2022-12-15)
우선권정보 대한민국(KR) 1020210074398 (2021-06-08)
DOI http://doi.org/10.8080/1020210150621
발명자 / 주소
  • 김태동 / 경기도 화성시 동탄기흥로***번길 **, ****동 ****호 (오산동, 동탄역 에일린의뜰)
  • 이동기 / 경기도 화성시 병점동로 ***-*, ***호 (진안동)
  • 박영열 / 경기도 용인시 수지구 성복*로 ***, ***동 ****호 (성복동, 버들치마을 성복자이*차)
출원인 / 주소
  • 앨로힘 주식회사 / 대전광역시 유성구 테크노*로 **-**, *동 *층 (관평동)
대리인 / 주소
  • 특허법인 남앤남
심사청구여부 있음 (2021-11-04)
법적상태 공개

초록

본 발명의 일 실시 예는 유전상수가 다른 제1 유전층 및 제2 유전층을 다층으로 구성한 유전층을 형성하여 초고주파에서 물성 변화를 최소화한 적층형 실리콘 캐패시터 및 이의 제조 방법을 제공한다.

대표청구항

적층형 실리콘 캐패시터로서, 제1 전극 및 제2 전극; 및상기 제1 전극과 상기 제2 전극 사이에 배치되며, 실리콘 유전체 재료로 이루어진 제1 유전층 및 제2 유전층이 적층되어 형성된 유전층을 포함하고, 상기 제1 유전층의 유전상수는 상기 제2 유전층의 유전상수보다 큰, 적층형 실리콘 캐패시터.

이 특허에 인용된 특허 (4)

  1. [한국] 반도체 소자의 캐패시터 및 그 제조 방법 | 양택승
  2. [한국] 반도체 장치 및 그 제조 방법 | 이상영, 박경웅, 김한준
  3. [미국] Semiconductor device and method for producing the same | Harada, Yoshinao
  4. [일본] MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF THE SAME | SUGITA HIROAKI
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로