최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0293915 (1994-08-22) |
우선권정보 | JP-0216623 (1993-08-31); JP-0323896 (1993-12-22) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 30 인용 특허 : 0 |
A semiconductor nonvolatile memory device which enables shortening of the time of the bit verification operation and thus high speed reading operations, including a first memory cell array connected to a first bit line, a second memory cell array connected to a second bit line, a first transistor op
A semiconductor nonvolatile memory device, comprising: first and second bit lines; a first memory cell array connected to said first bit line; a second memory cell array connected to said second bit line; a latch type sense amplifier having a first and second node for holding complementary levels; a
※ AI-Helper는 부적절한 답변을 할 수 있습니다.