초록 ▼

연구의 목적 및 내용
본 과제에서는 차세대 낸드 플래시 메모리에 저장되는 데이터의 패턴을 고려하여 저장장치의 신뢰성 향상 알고리즘과 효과적인 에러 정정을 지원하는 ECC 기술을 제안하였다. 메모리 디바이스의 초기 에러 발생 빈도와 사용 후 에러 발생 빈도의 측정 및 읽기/쓰기/삭제 연산의 수행에 따른 에러 발생 빈도의 변화를 분석하였고, 디바이스 별로 측정한 에러 발생 패턴과 데이터 접근 패턴을 가공하여 저장장치 내장 ECC 코드에 적합한 matrix를 도출하였다. 마지막으로, 평가 및 방법론 제안을 위해 LDPC 코드가 적용

연구의 목적 및 내용
본 과제에서는 차세대 낸드 플래시 메모리에 저장되는 데이터의 패턴을 고려하여 저장장치의 신뢰성 향상 알고리즘과 효과적인 에러 정정을 지원하는 ECC 기술을 제안하였다. 메모리 디바이스의 초기 에러 발생 빈도와 사용 후 에러 발생 빈도의 측정 및 읽기/쓰기/삭제 연산의 수행에 따른 에러 발생 빈도의 변화를 분석하였고, 디바이스 별로 측정한 에러 발생 패턴과 데이터 접근 패턴을 가공하여 저장장치 내장 ECC 코드에 적합한 matrix를 도출하였다. 마지막으로, 평가 및 방법론 제안을 위해 LDPC 코드가 적용된 제어기를 제작하여 실제 환경에서 실험 및 검증을 진행하였다.
연구결과
저장장치에 저장되는 데이터의 저장 패턴은 저장매체를 제어하는 호스트 시스템의 데이터 가공 방식과 파일 시스템의 데이터 저장 형태에 의해 결정된다. 따라서 이러한 특정패턴을 인식하여 저장장치를 제어한다면 데이터의 접근성과 응답성을 향상시킬 수 있다. 또한 데이터 저장 패턴을 이용하여 저장데이터의 에러를 정정하는 기술에 응용한다면, 보단 적은 패리티 비트를 사용하여 많은 에러를 복구할 수 있다. 본 연구에서 추출한 다양한 저장 데이터 패턴은 분석과 응용을 거쳐 저장장치의 신뢰성 향상 알고리즘과 효과적인 에러 정정 ECC 기술에 적용되었다.
저장장치의 저장 데이터 패턴을 이용한 신뢰성 향상 알고리즘은 데이터의 패턴에 따라 다른 형태의 데이터 조합을 인코딩한 후 저장하여 낸드 플래시 메모리의 내구성을 향상시켰다. 기존의 데이터 조합보다 ‘1’이 많은 형태로 데이터를 변형시켜 저장하기 때문에 플래시 메모리의 셀 단위로 산화막이 파괴되는 것을 막음과 동시에 셀 간 간섭을 줄이는 효과를 얻을 수 있었다. 또한, 저장 데이터 패턴을 고려한 LDPC 코드를 제작하여 에러 정정 효과를 높였으며, 병렬화된 LDPC 코드를 제작하여 낸드 플래시 메모리의 동작 성능까지 향상시킬 수 있었다.
마지막으로, ECC의 효용성 검증 및 저장장치의 평가지표 개발을 수행하였다. 본 과제를 통해 구현된 MSP, LDPC 모듈을 적용한 저장장치 제어기의 성능, 내구성, 신뢰성 평가를 진행하였고, 실험 결과를 통해 새로운 평가 방법론을 제시하였다. 에러 발생 빈도와 MSP, ECC 검증에 적합한 벤치마크 툴을 개발하여 관련 연구의 평가 지표로 사용한다.
연구결과의 활용계획
최근 1x-nm급 테크놀로지를 갖는 미세공정 낸드 플래시 메모리가 상용화됨과 동시에 MLC/TLC 등의 셀 데이터 누적 방식이 보편화되어, 낸드 플래시의 내구성은 기하급수적으로 꾸준히 하락하고 있다. 이러한 한계의 극복을 위해 차세대 낸드 플래시 기반 저장장치를 생산하는 업계에서는 낸드 플래시 내구성을 향상시키기 위한 새로운 알고리즘과 에어 정정에 효과적인 메커니즘을 확보하는데 고심하고 있다. 본 연구를 통해 제안하는 기술은 저장장치로의 데이터 저장패턴을 기반으로 하는 새로운 데이터 가공 기술이다. 이 기술은 폭발적으로 그 사용이 증가하고 있는 낸드 플래시 메모리 시장에서 더욱 그 가치가 높이 평가될 것으로 판단된다. 추후 기술 이전과 특허 판매 등의 형태로 연구결과를 활용할 계획에 있다.

Abstract ▼

Purpose&contents
The purpose of our research is to enhance the reliability and durability of flash memory storages by developing a novel memory signal processing and error correction code mechanism based on data access pattern and error occurrence pattern on memory devices. We performed the analy

Purpose&contents
The purpose of our research is to enhance the reliability and durability of flash memory storages by developing a novel memory signal processing and error correction code mechanism based on data access pattern and error occurrence pattern on memory devices. We performed the analysis on error rates and patterns on NAND flash memory devices and storages. Since the error pattern varies the characteristics of memory devices and data pattern, we also proposed a pattern-aware memory signal processing technique. Finally, we conducted the verification of algorithm effectiveness and propose a new performance metrics suited for flash based storage systems. The data access pattern, error rate and their distribution are used to develop a new set of benchmark tools for further research.
Result
The data access pattern of a storage system is determined by the data management mechanism of host systems and by the file data structure of file systems which handle the attached storage system. Therefore, we can improve the data accessibility and the responsiveness of flash storage systems by making a storage controller with a data access pattern aware solution. Moreover, when adopting this technique for error correction codes, the storage controller is able to recover more error bits with small number of parity-bits. In this research, we used the extracted storage access patterns for the reliable storage algorithm and efficient error correction technique. The reliable storage algorithm improves the storage durability by encoding the patterned data with using the data access pattern. Because the encoded data has more ‘1’-bits in a single page than the original data, we can prevent the demolition of flash cells as well as reduce the cell-to-cell interference. In addition, we designed a parallel LDPC code for high error correction capability considering storage access pattern. Finally, we implemented the evaluation of ECC effectiveness and developed the evaluation index of storage performance. Also, we evaluated the storage controller with MSP, LDPC module in terms of performance, durability, and reliability, and then proposed a new storage performance evaluation methodology.
Expected Contribution
Recently, gate-level shrinking and multi-level cell techniques in NAND flash memory are used to increase the capacity as well as to decrease the cost. However, these approaches negatively affect on the erase/write cycle of flash memory and consecutively increases error rates during read/write operations. This research is to propose new technologies on memory signal processing and error correction for error-prone high density solid state drive based on multi-bit flash memory. As the flash technology evolves, the error rate in flash operations is expected to continuously increase. The MSP and ECC are also critical in achieving product reliability of flash based storage systems. We expect the flash memory controller design, its core algorithm, and performance evaluation tools play very critical role in strengthening the competitiveness of flash devices and their applications.

목차 Contents

• 핵심연구사업 최종보고서(평가용) ... 1
• 목 차 ... 3
• 연구계획 요약문 ... 4
• 연구결과 요약문 ... 5
• 한글요약문 ... 5
• SUMMARY ... 6
• 연구내용 및 결과 ... 7
• 1. 연구개발과제의 개요 ... 7
• 2. 국내외 기술개발 현황 ... 16
• 3. 연구수행 내용 및 결과 ... 24
• 4. 목표달성도 및 관련분야에의 기여도 ... 26
• 5. 연구결과의 활용계획 ... 44
• 6. 연구과정에서 수집한 해외과학기술정보 ... 46
• 7. 주관연구책임자 대표적 연구실적 ... 47
• 8. 참고문헌 ... 48
• 9. 연구성과 ... 51
• 10. 기타사항 ... 62
• 끝페이지 ... 70