최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 서울대학교 산학협력단 |
---|---|
연구책임자 | 성원용 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2011-04 |
과제시작연도 | 2010 |
주관부처 | 교육과학기술부 |
사업 관리 기관 | 한국연구재단 |
등록번호 | TRKO201200002794 |
과제고유번호 | 1345121621 |
DB 구축일자 | 2013-05-20 |
키워드 | 다중레벨셀,낸드 플래시 메모리,에러정정,LDPC 부호,초고집적회로,반도체 드라이브multi-level cell (MLC),NAND flash memory,error correction,BCH,LDPC code,VLSI,Solid State Drive (SSD) |
본 과제에서는 MLC (Multi-Level Cell) 낸드 플래시 메모리용 에러정정 알고리즘과 에러정정 회로 (VLSI)를 개발한다. 현재는 SLC (Single Level Cell) 및 2비트 MLC낸드 플래시 메모리가 사용되고 있으나, 향후 메모리의 고밀도화를 위해서는 한 셀에 3비트 또는 4비트를 저장해야만 한다. 또한 공정의 발달로 트랜지스터 사이즈가 작아짐에 따라서 더 많은 에러가 발생한다. 이를 해결하기 위해 강력한 에러정정 회로를 채용하는 경우 VLSI 회로의 면적이 커지고 전력소모가 큰 문제가 있다. 이러한 문제를
In this research, we develop error correction and signal processing algorithms for MLC (Multi-Level Cell) NAND flash memory. As the semiconductor technology advances and cell size shrinks, the chance of memory error increases and the need of error correction grows. The memory cell error also increas
※ AI-Helper는 부적절한 답변을 할 수 있습니다.