[특허]Delay circuit for a write data precompensator system

[미국특허] Delay circuit for a write data precompensator system 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H03H-011/26
출원번호	US-0528169 (1995-09-14)
발명자 / 주소	Choi Davy H. (Garland TX) Giolma William H. (Dallas TX) Lee Owen (Hsin-Tien TWX)
출원인 / 주소	Texas Instruments Incorporated (Dallas TX 02)
인용정보	피인용 횟수 : 9 인용 특허 : 5

초록 ▼

A write data precompensator system is described which comprises a delay element circuit (12) which receives a clock signal and outputs a delayed clock signal which includes a programmable selectable delay in the rising edge of the clock signal. The amount of delay is received using a delay voltage level generated by a delay level circuit (16) which receives delay magnitude control values in digital form. A reference level circuit (18) also generates a continuous level voltage level so that the delay element circuit (12) can instantly change between a delayed operation and an undelayed operation without waiting for the delay voltage level to adjust.

대표청구항 ▼

A circuit, comprising: a delay element circuit operable to receive a clock signal and to selectively output a delayed clock signal; a delay level circuit coupled to the delay element circuit and operable to output a delay voltage level responsive to a digital delay magnitude control signal; and a reference level circuit coupled to the delay element circuit and operable to output a reference voltage level to the delay element circuit, the delay element circuit operable to selectively delay or not delay a clock edge of the clock signal responsive to either the delay voltage level or the reference voltage level, wherein the delay element circuit comprises: a ramp generator circuit operable to generate a ramp signal; a comparator circuit having first and second inputs, the first input of the comparator circuit coupled to receive the ramp signal generated by the ramp generator circuit; and the second input of the comparator circuit selectively coupled to either the reference level circuit or the delay level circuit, the comparator operable to output the delayed clock signal, where output stages associated with the delay level circuit, the reference level circuit and the ramp generator circuit are matched such that the source impedances to both inputs of the comparator circuit are substantially equal.

이 특허에 인용된 특허 (5)

Bristol L. Rodney (Tigard OR), Apparatus and method for automatically calibrating a sweep waveform generator.
상세보기
Renfrow Denny M. (San Jose CA) Schumacher Francis X. (Palo Alto CA) Helder Edward R. (Fremont CA), Logic edge timing generation.
상세보기
Casey David D. (Overland Park KS), Precision phase shift system.
상세보기
Yamada Kazuyoshi (Tokyo JPX), Synchronizing circuit.
상세보기
Stuebing Carlton (Tigard OR) Bradford Jeffrey O. (Portland OR), Timer circuit including an analog ramp generator and a CMOS counter.
상세보기

이 특허를 인용한 특허 (9)

Van Zalinge Klaas,FRX, Adjustable delay circuit.
상세보기
Kang,Jeong il; Kim,Young sun; Roh,Chung wook, Apparatus for generating ramp reset waveform for display panel and design method therefor.
상세보기
Ghy-Boong Hong, Circuit and method for generating a write precompensation signal.
상세보기
Sato Masatoshi,JPX, High resolution delay circuit having coarse and fine delay circuits.
상세보기
Yamasaki Richard G. ; Fukahori Kiyoshi,JPX ; Ohtsu Tomoaki,JPX, Method and apparatus for failsafing and extending range for write precompensation.
상세보기
Yamasaki, Richard G.; Ohtsu, Tomoaki; Fukahori, Kiyoshi, Method and apparatus for failsafing and extending range for write precompensation.
상세보기
Aoyagi, Yuka; Takeo, Akihiko, Method and apparatus for write compensation of perpendicular magnetic recording in disk drive.
상세보기
Defazio Jody,CAX, Single-edge adjustable delay circuit.
상세보기
Yoshikawa Kiyoshi,JPX, Variable delay circuit.
상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 특허

해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

[미국특허] Delay circuit for a write data precompensator system 원문보기