최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0364494 (2012-02-02) |
등록번호 | US-8324734 (2012-12-04) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 4 인용 특허 : 6 |
A memory device comprising a plurality of tunnel junctions (TJs) includes a bottom wiring layer; a top wiring layer; a plurality of TJs contacting the bottom wiring layer and the top wiring layer; and a plurality of tunnel junction vias (TJVs) contacting the bottom wiring layer and the top wiring la
1. A memory device comprising a plurality of tunnel junctions (TJs), the memory device comprising: a bottom wiring layer;a top wiring layer;a plurality of TJs contacting the bottom wiring layer and the top wiring layer; anda plurality of tunnel junction vias (TJVs) contacting the bottom wiring layer
※ AI-Helper는 부적절한 답변을 할 수 있습니다.