최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기등록일자 | 2007-03-30 |
---|---|
출처 | RESEAT |
URL | https://www.reseat.or.kr/portal/cmmn/file/fileDown.do?menuNo=200019&atchFileId=027845137a914c2d973124acbbdd3416&fileSn=1&bbsId= |
○ 과거 MOS 소자에서는 게이트 터널링 전류를 거의 무시할 수 있었다. 하지만 산화막이 얇아지고 실리콘의 도핑 농도가 증가하면서 산화막의 터널링 확률이 높아지고 그에 따라 게이트의 누설 전류는 급격히 증가하고 있는 추세이다. 따라서 현재는 게이트의 누설 전류가 회로 설계에 있어 고려해야 할 중요한 요소가 된다.
○ 게이트 터널링 전류 증가는 소자의 대기전력 소모를 증가시키기 때문에 소자의 스케일링에 큰 제한 요인이 되고 있다. 최근에는 이러한 문제를 해결하기 위해 HfO2와 같은 유전율이 큰 절연체를 산화막 대
※ AI-Helper는 부적절한 답변을 할 수 있습니다.