최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 한국과학기술원 Korea Advanced Institute of Science and Technology |
---|---|
연구책임자 | 한철희 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 1991-02 |
주관부처 | 과학기술부 |
과제관리전문기관 | 한국과학기술원 Korea Advanced Institute of Science and Technology |
등록번호 | TRKO200200013756 |
DB 구축일자 | 2013-04-18 |
키워드 | leakage.gated-diode.trap.tunneling.leakage.gated-diode.trap.tunneling. |
기억소자의 고집적화로 DRAM셀의 크기가 작아지고, 저장 커패시터는 트렌치구조 혹은 적층구조 등 3차원적인 구조로 발전하고 있다. 그중 트렌치구조에서는 트렌치 내부에 전하를 저장하고 기판이 플레이트로 동작되는데, 이 경우 누설전류가 저장전압에 따라 크게 증가하는 현상이 있다. 본 연구에서는 이런 트렌치구조 DRAM 셀에서의 누설전류 성분을 분석하고, 게이티드 다이오드 구조에서 발생되는 누설전류가 지배적인 성분이 되고, 이 누설전류의 온도, 저장전압, 기판농도, 산화막두께에 따른 변화를 분석하였다. 지배적인 누설전류 기제로 Poole
Leakage current mechanisms in high density trench DRAM cells are investigated based on the temperature and voltage dependences. The leakage current we are concerned with is observed to increase exponentially with the applied gate voltage in a medium voltage range. We present a leakage current model
※ AI-Helper는 부적절한 답변을 할 수 있습니다.