초록 ▼

현대의 반도체산업은 과학과 기술이 밀접히 연관되어 있다. 새로운 소자의 개발에는 소재의 기초물성이해가 필수적이며, 특히 소자의 크기가 작아짐에 따라 반도체표면과 계면의 특성 이해가 중요한 과제가 제기되고 있다. 본 연구에서는 첨단 소자 개발에 필요한 Si과 화합물 반도체의 표면 및 계면 물성을 이해하고, 이에 기초한 소자들의 특성을 연구하는 것을 목표로 한다. 주요연구과제는 (i) 실리콘과 화합물 반도체의 절연막 형성 (ii) 금속과 반도체의 계면반응과정 규명 (iii) 초고진공 Laser CVD (Chemical Vapo

현대의 반도체산업은 과학과 기술이 밀접히 연관되어 있다. 새로운 소자의 개발에는 소재의 기초물성이해가 필수적이며, 특히 소자의 크기가 작아짐에 따라 반도체표면과 계면의 특성 이해가 중요한 과제가 제기되고 있다. 본 연구에서는 첨단 소자 개발에 필요한 Si과 화합물 반도체의 표면 및 계면 물성을 이해하고, 이에 기초한 소자들의 특성을 연구하는 것을 목표로 한다. 주요연구과제는 (i) 실리콘과 화합물 반도체의 절연막 형성 (ii) 금속과 반도체의 계면반응과정 규명 (iii) 초고진공 Laser CVD (Chemical Vapor Deposition)법에 의한 Si-nitride 성장 (iv) Si과 Ge의 이종접합구조 성장 및 이를 이용한 HBT (Heterostructure Bipolar Transistor) 작동의 simulator 개발 (v) SOI (Silicon-On-Insulator) 구조의 얇은 실리콘 박막의 전도현상과 산화박막의 미시적 열화(劣化)현상 연구등이다. 실리콘과 화합물 반도체의 절연막에 대하여는 (제1, 제2세부과제) photoelectron spectroscopy (PES) 와 x-ray photoelectron diffraction (XPD) 방법으로 상온에서의 표면 산화과정을 살펴보고, 저온에서 흡착된 기체분자에 광자로 표면화학반응을 유도시켜 새로운 절연체를 형성할 수 있는 가능성에 대하여 연구하였다. 그 결과 GaAs(110) 면에 흡착된 산소의 위치는 chemical shift 된 As 내각준위의 XPD 분석에 의하면 Double Bond Model이 잘 맞는 듯이 보이며, CdTe(110)의 경우는 산소 흡착이 CdTeO? 화합물을 형성한다. 초저온에서의 실리콘 표면의 산화작용은 Si의 dangling bond와 O? 궤도의 결합에 기인하는 것을 알았다. 이 경우 흡착된 산소분자 상태의 중간매체(precursor) 과정이 있음을 발견하였다. 금속과 반도체의 계면반응에 대하여는 (제1, 제2, 제3세부과제) synchrotron radiation을 이용한 PES, XPD, Low Energy Electron Diffraction (LEED), Reflection High Energy Electron Diffraction (RHHED) 등의 실험방법으로, Si과 GaAs, CdTe 같은 화합물 반도체 표면에 K,Cs,Na등 알칼리 금속과 Mg,Sb,Bi,Eu,Gd등의 금속을 증착시켰을 때 전자구조의 변화와 Schottky barrier 형성과정 등을 살펴보았다. 그 결과를 보면 K,Cs등 알칼리 금속이 Si(111) 표면에 흡착되는 경우 상온에서는 7×7 구조를 그대로 유지하는 반면, 고온에서는 3×1 구조가 생성된다. 이 3×1 구조는 Mg를 증착시킬 때도 나타나는데, 각도분해능 광전자 분광실험에 의하면 통상적인 밴드 이론의 예측과는 달리 반도체적인 성질을 보여 주는 것으로 나타났다. Eu, Gd 등 희토류 금속을 GaAs, CdTe 등에 증착시킨 경우, 초기에는 기판과의 큰 반응없이 cluster로 자라다가 1-2 monolayer(ML) 이상이 되면 As, Te 원소와 강한 화학반응을 일으키고, 이때 bond가 끊어진 Ga, Cd 등은 표면으로 유리되어 나오는 것으로 보인다. 고순도의 Si-nitride 성장을 위하여 (제4세부과제) CO? Laser를 이용한 LCVD용 초고진공 chamber를 제작하고, 성장된 nitride의 성분 및 물리적 특성을 조사하였다. 이렇게 초고진공 LCVD 방법으로 제작된 Si?N? 박막은 그 성분비와 유전율에서 다른 박막 시료보다 우수함을 볼 수 있었다. Ge-Si multilayer를 Si 기판위에 epitaxial하게 성장시키는 기술은 Scanning Tunneling Microscopy (STM) 법을 이용하여 연구하였는데 (제5세부과제), 순수한 Ge 증착층은 5 ML 정도의 임계두께까지 strained growth를 함에 보았다. 그러나 이구조는 strain이 너무 많이 존xSi??x 합금구조가 적합할 것으로 보인다. 특히 이 합금구조는 650℃ 이하의 성장온도에서는 abrupt한 계면이 형성되며, mesa형태의 기판을 사용하면 거의 결함없는 GexSi??x 층을 기를 수 있음을 발견하였다. 이러한 Ge-Si 이종접합구조에 기초한 HBT 소자작동 이해와 설계 최적화를 위한 simulator를 개발하여, 발표된 IBM 소자 특성과 비교하여 본 결과 (제6세부과제), AC, DC 특성에서 모두 합리적인 예측을 함이 검증되었다. 실리콘 박막의 특성 분석을 위하여는 GR (Gate-Recessed) MOSFET 방법으로 100A 정도의 얇은 실리콘 막을 가지는 SOI 구조를 제작하였으며, 산화박막의 미시적 물성 분석을 위하여 AFM (Atomic Force Microscopy) 방법으로 C-V 특성을 측정하였다. (제5, 제6세부과제) 그 결과 실리콘 박막에서 전자와 홀 사이의 직접 터널링 현상을 최초로 관측하였고, 한 점에서의 캐패시터 측정과 1-2㎛ 정도의 미세면적에서 산화막 전도와 스트레스에 의한 열화 현상을 관측할 수 있는 가능성을 보였다.

Abstract ▼

Modern semiconductor industry is a result of close collaboration between science and technology. New devices are developed by understanding physical properties of semiconductors and related materials, and recently the characteristics of semiconductor surfaces and interfaces are the focus of active

Modern semiconductor industry is a result of close collaboration between science and technology. New devices are developed by understanding physical properties of semiconductors and related materials, and recently the characteristics of semiconductor surfaces and interfaces are the focus of active research ad the size of semiconductor devices become smaller and smaller. In this research project, we tried to understand physical properties and device characteristics of surface and interfaces of Si and compound semiconductors such as GaAs and CdTe. Major research topics include (i) the formation of insulating layers on Si and compound semiconductors, (ii) the study of metal/semiconductor interfaces, (iii) the growth of Si-nitride by Laser CVD (Chemical Vapor Depostion) method, (iv) Si-Ge multilayer growth on the Si substrate and the development of heterostructure bipolar transistor (HBT) device simultor, and (v) the electrical conduction in thin Si layers of SOI (Silicon-on-Insulator) structure and the microscopic study of degradation of thin SiO? oxide. For the insulator formation on semiconductors, we first looked at the room temperature oxidation mechanixm of compound semiconductor GaAs and CdTe by photoelectron spectroscopy (PES) and x-ray photoelectron diffraction (XPD) techniques. We found that the double bond model for the GaAs(110) surface oxidation is supported by our XPD measurements, and the oxygen forms CdTeO? on the CdTe(110) surface. In the low temperature oxidation of the Si surface, we found that the dominant role is played by Si dangling bonds, and confirmed the existence of the molecular precursor state of the chemisorbed oxygen. For the metal/semiconductor interface study, we deposited alkali metals (K, Cs, Na) and Mg, Sb, Bi, Eu, Gd on top of Si, GaAs and CdTe, and studied their geometrical and electronic structures by synchrotron radiation PES, XPD, LEED, and RHHED techniques. We found that the LEED pattern changes from 7×n of band structure calculations. Rare-earth metal (Eu and Gd) overlayers on GaAs and CdTe surfaces show a delayed onset for the chemical reaction, and only after 1-2 monolayers are deposited Eu and Gd react with As and Te elements whereas Ga and Cd atoms outdiffuse to the surface. To grow Si-nitride thin films of good quality, we constructed UHV Laser CVD chamber using CO? laser, and the favricated Si?N? thin films in this chamber show good stoichiometry and dielectric constant compared with films grown by other methods. The growth mode of Ge on the Si substrate was studied by Scanning Tunneling Microscopy (STM), and we found that Ge film shows a strained growth up to 5 ML. However, this film was deemed not suitable for the device application because it contains too much strain, and instead the SixGe??x alloy seems better for that purpose. The alloy structure can be grown with abrupt interface when the mesa-type Si substrate. The HBT device simulator based on Si/Ge heterostructure was developed, and the comparison with measured characteristics of the IBM device proved its usefulness. For the analysis of thin Si layers in SOI structure, we succeded in fabricating 100A thick Si layers using gate-recessed MOSFET technology, and observed for the first time the direct tunneling of electrons and holes through this layer. We also constructed Atomic Force Microscopy (AFM) based device to study microscopic properties of thin Si oxide layers, and found that it is possible to measure C-V characteristics and degradation phenomenon at small areas of approximately 1-2㎛ size.

목차 Contents

• I.총괄 연구과제 결과보고서...9
• II.제 1 세부연구과제 결과보고서...23
• lll. 제 2 세부연구과제 결과보고서...103
• IV.제 3 세부연구과제 결과보고서...149
• V.제 4 세부연구과제 결과보고서...211
• VL.제 5 세부연구과제 결과보고서...285
• VII.제 6 세부연구과제 결과보고서...333