Ti-silicide는 낮은 저항과 열적안정성으로 인하여 차세대 반도체의 전극 및 배선 재료로 사용이 유력시되며 이에 따라 많이 연구되고 있다. 본 실험은 Ti-silicide의 형성조건 및 형성기구를 연구하기 위해 C49상에서 C54상으로의 상전이, Ti-silicide의 표면 및 계면의 형상 및 TiSi?의 epitaxial growth등을 고찰하였다. Ti-silicide는 MBE system에서 electron beam evaporation으로 증착하여 형성시켰다. Ti박막을 증착하기 전에 먼저 atomically cl
Ti-silicide는 낮은 저항과 열적안정성으로 인하여 차세대 반도체의 전극 및 배선 재료로 사용이 유력시되며 이에 따라 많이 연구되고 있다. 본 실험은 Ti-silicide의 형성조건 및 형성기구를 연구하기 위해 C49상에서 C54상으로의 상전이, Ti-silicide의 표면 및 계면의 형상 및 TiSi?의 epitaxial growth등을 고찰하였다. Ti-silicide는 MBE system에서 electron beam evaporation으로 증착하여 형성시켰다. Ti박막을 증착하기 전에 먼저 atomically clean한 Si 기판을 in-situ AES와 LEED로 분석하였다. 증착한 Ti 박막의 두께는 각각 400Å, 200Å 및 50Å이었다. 고진공 system내에서의 Ti-silicide의 반응과 TiSi?의 성장은 in-situ AES와 LEED로 관찰하였으며, ex-situ로 XRD, SEM, TEM을 사용하여 생성상의 확인, 표면 및 계면의 형상 및 Ti-silicide의 epitaxy등을 관찰하였다. 이들 결과를 요약하면 다음과 같다. 1) 초청정한 기판을 얻기 위해 UV/O?, HF spin etch, heat cleaning의 3단계로 세정한 기판을 LEED 및 AES로 in-situ 특성분석한 결과 in-situ cleaning후 Si 기판은 매우 청정함을 나타내고 있다. AES는 carbon과 oxygen과 oxygen의 오염 물질이 없음을 나타내고 있고, LEED는 Si 표면이 atomically clean함을 나타내는 7×7 Si(111)과 2×1 Si(100) reconstructed pattern을 나타낸다. 열처리 온도에 따른 AES peak의 변화를 보면, 상온에서 atomically clean한 표면에 Ti을 50Å 증착한 직후, Si AES signal이 사라졌고 LEED 회절 패턴도 나타나지 않았다. 이것은 Si 기판의 표면이 완전히 Ti으로 덮혀 있다는 것을 나타낸다. 200℃에서 상호 확산을 함을 알 수 있다. 이 signal은 열처리 온도가 600℃로 증가할 때까지 계속적으로 증가하였다. 그리고 더 높은 온도(600℃-800℃)의 열처리에서는 signal이 약간 증가하였다. 열처리 온도에 따른 LEED pattern의 변화는 500℃까지의 온도에서는 회절 pattern이 나타나지 않았다. 그러나 600℃와 700℃에서 7×7 Si reconstructed surface를 나타내는 약한 회절 pattern이 관찰됐다. 이것은 TiSi? 박막이 응집화가 시작되어 TiSi? island 사이에 Si 기판이 노출되었음을 의미한다. 800℃에서 열처리한 결과는 아주 뚜렷한 7×7 회절 패턴이 나타났으며, 이것은 노출된 Si 영역이 확장되었음을 의미한다. 2) Si 기판에 400Å과 50Å사이의 두께로 Ti 박막을 증착하여 포면 거칠기와 island 형성을 관찰하였다. Reconstructed Si 기판 표면에 형성된 TiSi?를 in-situ LEED와 ex-situ SEM 및 TEM으로 관찰 결과, 온도 변화에 따른 LEED pattern의 결과는 기판의 온도가 증가함에 따라 TiSi?의 island 형성 시작을 알리는 Si 기판의 reconstructed LEED pattern이 나타나기 시작했다. 그리고 이것은 SEM 및 TEM 사진으로 재확인 하였다. 3) 표면 및 계면의 형상을 관찰 결과 저온(≤600℃)에서 형성된 C49상은 거친 계면과 표면을 나타냈으며 고온에서 형성된 C54상은 균질한 표면 및 계면을 나타내었다. 그리고 Si(111) 기판과 Si(100) 기판에 형성된 TiSi?는 다른 형상을 하고 있었다. Si(111)기판에 형성된 TiSi?의 coverage가 Si(100) 기판에 형성된 TiSi?의 coverage보다 좋았다. 4) C49상에서 C54상으로의 상전이 온도는 기판의 방위와 박막의 두께에 의존함을 발견하였고 이 현상을 열역할 모델을 이용하여 해석한 결과는 다음과 같표면에너지 변화. 연속적인 Ti-silicide 박막이 핵생성하여 성장한다고 가정하였을 때 두께 t의 Ti-silicide생성에 따른 자유에너지 변화는 위식과 같이 두께 t의 함수로 표시할 수 있다. 위식을 이용하여 C49에서 C54로의 상전이 구동력을 구한 결과 박막의 두께 t가 감소함에 따라 구동력의 감소와 Si(111) 기판에 증착한 TiSi?가 C49상의 Si(111) 기판과의 epitaxy 결과로 Si(100) 기판에 증착한 TiSi?보다 상전이 구동력이 작음이 고찰되었고, 또한 실험결과 Ti 증착 두께가 400Å에서 200Å으로 감소함에 따라 상전이 온도가 650℃에서 700℃이상으로 증가함이 관찰되었다. 그리고 Ti 50Å을 Si(111)에 증착하여 Ti-silicide를 형성한 결과 C49상이 900℃까지도 상전이하지 않고 존재하였다. 그리고 박막의 두께가 감소함에 따라 C49상에서 C54상으로의 상전이 구동력이 0이 되는 임계 두께가 존재하며, 이 임계 두께이하에서는 온도에 관계없이 C54상으로의 상전이가 발생하지 않는다. 이 임계 두께는 Si(100) 기판에서는 130Å 정도이고 Si(111) 기판에서는 260Å 정도임을 고찰하였다. 5) Ti의 단일 증착과 Ti과 Si의 동시 증착하여 형성된 C49 TiSi?의 형상에는 상당한 morphology의 차이가 있다. 단일 증착한 경우보다 동시 증착한 경우에 형성된 C49 TiSi?의 계면 및 표면의 거칠기가 균질하였다. 그 이유는 C49상의 생성시 주 확산 원소인 Si 원자가 증착된 TiSi? 생성시 TiSi? 박막은 많은 grain으로 이루어져 있고 각 grain의 계면 및 방위에 따라 Si 원자의 확산 특성이 달라 C49상의 성장이 불균일하여지고, 성장후 C49상은 매우 거친 계면을 갖게 되나, 동시 증착의 경우는 Si 원자가 외부로 부터 공급되어지기 때문에 기판 Si 원자의 확산이 없으므로 단일 증착시보다 균일한 계면을 갖게 됨을 고찰하였다.
Abstract▼
Ti-silicide is favored to be used as the contact and interconnect materials for next generation semiconductor due to low resistivity and high thermal stability. The transition from C49 to C54, the surface and interface morphologies of Ti-silicide and the epitaxial growth of TiSi? were observed to
Ti-silicide is favored to be used as the contact and interconnect materials for next generation semiconductor due to low resistivity and high thermal stability. The transition from C49 to C54, the surface and interface morphologies of Ti-silicide and the epitaxial growth of TiSi? were observed to investigate the conditions and mechanism of Ti-silicide formation. The Ti film was deposited and Ti-silicide was formed by electron beam evaporation in MBE system. Atomically cleaned Si substrate was analyzed by in-situ AES and LEED before the deposition of Ti film. The deposited Ti films were 400Å, 200Å and 50Å. In ultrahigh vacuum system, Ti-silicide reaction and TiSi? growth were observed by in-situ AES and LEED. The surface and interface morphologies and epitaxy of Ti-silicide were measured by ex-situ XRD, SEM, TEM. The results are followed by 1) The in-situ Si substrate which was cleaned by three steps of UV/O?, HF spin etching and in-situ heat cleaning was found to show high cleanliness after charateristic analysis of LEED and AES. The AES showed no contaminants of carbon and oxygen. The LEED showed 7×7 Si(111), 2×1 Si(100) reconstructed patterns which meant the Si surfaces were atomically clean. According to the change in AES peak at different annealing temperatures, the Si AES signal disappeared and LEED diffraction pattern didn't appear after 50Å thickness Ti deposition on atomically clean surface at room temperature. This showed the Si substrate was covered by Ti completely. AES showed weak Si signal after annealing at 200℃. This result indicated from that Ti and Si diffused each other at 200℃. The signal was increased until 600℃ of annealing temperature. In higher annealing temperature(600℃∼800℃), the AES signal was increased a little. The LEED pattern which was followed by different annealing temperatures until 500℃ showed no diffraction pattern. At 600℃ and 700℃, however, weak diffraction pattern which related with 7×7 Si reconstructed surface was observed. This indicates Si substrate was exposed among the TiSi? island after the agglomeration of TiSi? thin film. There was definate 7×7 diffraction pattern which exhibited that the exposed Si region was extended after 800℃ annealing. 2) The Ti films were deposited on Si substrates with thicknesses from 50Å to 400Å so that the surface roughness and the formation of island were investigated. The measurement results of in-situ LEED and ex-situ SEM, TEM about TiSi? formation during increasing substrate temperature were examined. There results were reconfirmed by SEM and TEM micrograph. 3) The C49 formed in low temperature(≤600℃) showed rough surface and interface. But, the C54 in high temperature showed uniform surface and interface morphologies. These TiSi? formed on Si(111) and Si(100) exhibited different morphologies. The coverages of TiSi? formed on Si(111) substrate was larger than that of Si(100) substrate. 4) The transition temperature from C49 to C54 was found to be dependent upon the orientation of the substrates and the thicknesses of films. This phenomenon can be understood by thermodynamic model. ΔG=ΔG?t+Δγ, ΔG? : the change of Gibbs free energy to form Ti-silicide, Δγ : the change of surface energy to form Ti-silicide. If was assume that continuous Ti-silicide film were nucleated and grown, the change in Gibbs free energy would be expressed by the thickness(t) function. Using the above equation, it is introduced that the driving force was reduced as the thickness(t) decreased and the driving force for phase transformation(C49→C54) was smaller on Si(100) than on Si(111) because the C49/Si(111) interface have epitaxial relation. It is observed that the transition temperature was increased from 650℃ to above 700℃ as the deposition thickness was decreased from 400Å to 200Å. Ti-silicide which was formed by the 50Å of Ti deposition didn't transformed up to 900℃. And by above model, the critical thickness must be at which transformation (C49→C54) didn't appear independant on temperture. The critical thicknesses were found to be 130Å on Si(100) and 260Å on Si(111). 5) The morphologies of C49 TiSi? between Ti single deposition and Ti and Si codeposition were different. The surface and interface of C49 TiSi? formed by codeposition was more smooth than formed by single source deposition. The one of the reasons was that Si was main diffusion element in reaction between Ti and Si, and Si diffusion rate was varied by interface and grain orientation of Ti-silicide. Therefore the growth of interface morphologies of C49 phase becomes rough in Ti single deposition. But in codposition Si didn't supplied from Si substrate. So the roughness of surface and interface morphologies of TiSi? is better(smooth) in codposition than in single source deposition.
목차 Contents
표지 ... 1
제출문 ... 2
연구계획서 요약문 ... 3
Summary of Study Plan ... 4
결과보고서 요약문 ... 5
Summary of Resul Report ... 7
목차 ... 10
제1장. 서론 ... 11
제2장. 실리콘 기판 세정 및 세정에 따른 기판의 표면 상태 ... 14
2-1. 이론적 배경 ... 14
2-2. 실험 방법 ... 19
2-3. 결과 및 고찰 ... 22
제3장. Ti-silicide 형성의 이론적 고찰 ... 28
3-1. 생성상의 예측 ... 28
3-2. 비정질상의 형성 ... 29
3-3. 핵생성에 대한 에너지적 고찰 ... 30
3-4. 응집화 기구 ... 31
3-5. Ti-silicide의 epitaxy ... 37
제4장. 실험 방법 ... 38
4-1. 기판 세정 ... 38
4-2. Ti-silicide 형성 ... 39
4-3. Ti-silicide 분석 ... 40
제5장. 결과 및 고찰 ... 42
5-1. Si(100)과 Si(111) 기판위에 Ti 단일 중착에 의해 형성된 Ti-silicide 연구 ... 42
5-2. Si(111) 기판위에 동시중착에 의해 형성된 Ti-silicide 연구 ... 56
5-3. Si(111) 기판위에 형성된 epitaxial C49-$TiSi_2$의 상안정성 ... 64
※ AI-Helper는 부적절한 답변을 할 수 있습니다.