보고서 정보
주관연구기관 |
포항공과대학교 Pohang University of Science and Technology |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 |
한국어
|
발행년월 | 2013-04 |
과제시작연도 |
2012 |
주관부처 |
교육과학기술부 Ministry of Education and Science Technology(MEST) |
등록번호 |
TRKO201300034441 |
과제고유번호 |
1345168736 |
사업명 |
중견연구자지원 |
DB 구축일자 |
2013-12-21
|
키워드 |
비휘발성 메모리.플래시 메모리.나노구조물.자기조립 소재 및 공정.원자층 증착 기술.Nonvolatile memory.Flash memory.Nano-structures.Self-assembled materials.Atomic-layer deposition.
|
DOI |
https://doi.org/10.23000/TRKO201300034441 |
초록
▼
연구의 목적 및 내용
본 연구 과제의 목표는 3차원으로 적층된 정보저장층을 가지는 단일 트랜지스터 기반 플래시 메모리 소자의 개발이다. 이를 위해 본 연구진은 금속 박막, 금속 나노입자, 전도성 고분자 박막, 그래핀 등을 정보저장층으로 사용하기 위한 연구를 기반 연구를 수행하였고, layer-by-layer self-assembly 방법 등을 적용하여 정보저장층을 다층으로 적층하는 연구를 수행하였다. 또한, 메모리 소자의 성능 향상을 위하여 소자의 기반이 되는 트랜지스터의 성능을 향상 시키는 연구를 진행하였으며, 각 층별 순차
연구의 목적 및 내용
본 연구 과제의 목표는 3차원으로 적층된 정보저장층을 가지는 단일 트랜지스터 기반 플래시 메모리 소자의 개발이다. 이를 위해 본 연구진은 금속 박막, 금속 나노입자, 전도성 고분자 박막, 그래핀 등을 정보저장층으로 사용하기 위한 연구를 기반 연구를 수행하였고, layer-by-layer self-assembly 방법 등을 적용하여 정보저장층을 다층으로 적층하는 연구를 수행하였다. 또한, 메모리 소자의 성능 향상을 위하여 소자의 기반이 되는 트랜지스터의 성능을 향상 시키는 연구를 진행하였으며, 각 층별 순차적 정보저장을 구현하기 위한 연구 또한 수행하였다. 그 결과, 멀티레벨 정보저장특성을 갖는 소자를 구현하였고, 형성된 소자의 동작 특성 및 신뢰성을 평가하였다.
연구결과
본 연구과제에서는 3차원 적층 가능한 정보저장층을 가지는 트랜지스터 기반 플래시 메모리 소자의 개발을 위해 다음의 연구 내용을 수행하였다.
- 유기트랜지스터 기반 메모리 소자 제작 공정 확립
- 트랜지스터 레벨에서의 메모리 동작 특성 평가
- 다층의 정보저장층을 가지는 메모리 소자의 특성 평가
- 새로운 채널 구조를 가지는 트랜지스터 개발
- 산화물반도체를 채널층으로 이용하는 메모리 소자 제작
- 플렉서블 기판을 이용한 유기메모리 소자 제작
- 나노입자 기반 메모리 소자의 동작 특성 평가를 위한 소자 simulation
- 유기트랜지스터 기반 투명 플렉서블 메모리 소자 제작 공정 확립
- 3D 적층된 정보저장층으로 이용하는 메모리 소자 제작 공정 개발
- 멀티레벨 정보 저장특성을 가지는 메모리 소자의 동작 특성 평가
- 투명 플렉서블 유기 메모리 소자의 제작
- rGO 기반의 플렉서블 메모리 소자의 제작
- 플렉서블 유기 메모리 소자 집적을 위한 기반 연구
연구결과의 활용계획
본 과제에서는 3D 적층된 정보저장층을 가지는 트랜지스터 구조의 비휘발성 메모리 소자를 개발하였고, 그 과정에서 얻은 연구 결과들을 다음과 같이 활용하고자 한다.
- 3D로 적층 가능한 정보저장층의 핵심 소재: 메모리 소자, energy storage, photovoltaics, optical device 등에 적용
- 3D로 적층된 정보저장층을 갖는 트랜지스터 구조의 메모리 소자: Flexible display, E-book, transparent electronics, wearable computer 등 emerging electronic device에 응용
- 소자 평가, 분석 방법 및 멀티레벨 동작 평가 방법: 10 nm 급 이하의 반도체 소자 제작 및 특성 평가에 적용
Abstract
▼
Purpose&contents
The purpose of this research proposal is to develop the single transistor-based nonvolatile memory devices having 3D stacked charge storage layers. In order to achieve the research goal, we performed studies to use the metallic thin films, metallic nanoparticles, polymer thin fil
Purpose&contents
The purpose of this research proposal is to develop the single transistor-based nonvolatile memory devices having 3D stacked charge storage layers. In order to achieve the research goal, we performed studies to use the metallic thin films, metallic nanoparticles, polymer thin films, and graphenes as the charge trapping layers. The stacking of charge trapping layers by layer-by-layer (LbL) self-assembly method is also developed. Furthermore, we improved the characteristics of transistors to improve the memory device performance. The multilevel data storage is demonstrated and reliability of the memory devices is characterized.
Result
Core technology for assembling nanodevices into nanosystem is subject to investigate as "development of single-transistor structured nonvolatile memory devices having 3D stacked charge storage layers." The performed research for proposed investigations includes
- Development of key storage materials for stackable charge storage layers. Discrete (metallic nanoparticles, graphene films) and continuous charge trapping layers (metallic thin films, conducting polymer thin films) are used for this purpose.
- Improvement of transistor characteristics: organic and amorphous oxide semiconductor thin-film transistors.
- Characterization of programmable memory characteristics of transistor-based memory devices having multi-stack charge storage layers.
- Development of memory devices having sequential charge trapping characteristic
- Investigation of sequential charge trapping of charge carriers according to the gate bias voltages and stress time.
- Investigation of reliability characteristics of single-transistor structured nonvolatile memory devices having 3D stacked charge storage layers.
- Process development for 3D stacked charge storage layers on large-area substrates.
Expected Contribution
In this study, we have developed the single transistor-based nonvolatile memory devices having 3D stacked charge storage layers. This research can contriobute the following areas.
- Core elements for 3D-stackable charge trapping layers: Memory devices, energy storage/conversion devices, photovoltaics, optical devices, etc.
- Nonvolatile memory devices having 3D-stacked charge storage layers: Emerging electronic devices such as flexible display, E-book, transparent electronics, wearable computer, etc.
- Characterization and analysis methods, multilevel device characterization: Fabrication and analysis of semiconductor devices having <10 nm design rule.
목차 Contents
- 중견연구자지원사업(핵심연구) 최종보고서 ... 1
- 목차 ... 3
- 연구계획 요약문 ... 4
- 연구결과 요약문 ... 5
- 한글요약문 ... 5
- SUMMARY ... 6
- 연구내용 및 결과 ... 7
- 1. 연구개발과제의 개요 ... 7
- 가. 연구의 필요성 및 중요성 ... 7
- 나. 연구의 최종목표 ... 10
- 2. 국내외 기술개발 현황 ... 12
- 3. 연구수행 내용 및 결과 ... 17
- (1) 유기트랜지스터 기반 메모리 소자 제작 공정 확립 ... 17
- (2) 3D 적층된 정보저장층을 가지는 유기트랜지스터 기반의 메모리 소자 prototype 제작 ... 19
- (3) 트랜지스터 레벨에서의 메모리 동작 특성 평가 ... 19
- (4) 다층의 정보저장층을 가지는 메모리 소자의 특성 평가 ... 23
- (5) 새로운 채널 구조를 가지는 트랜지스터 개발 ... 26
- (6) 산화물반도체를 채널층으로 이용하는 메모리 소자 제작 ... 28
- (7) 플렉서블 기판을 이용한 유기메모리 소자 제작 ... 30
- (8) 멀티레벨 구현을 위한 charge carrier 제어 메모리 소자 제작 ... 36
- (9) 나노입자 기반 메모리 소자의 동작 특성 평가를 위한 소자 simulation ... 37
- (10) 유기트랜지스터 기반 투명 플렉서블 메모리 소자 제작 공정 확립 ... 39
- (11) 3D 적층된 정보저장층으로 이용하는 메모리 소자 제작 공정 개발 ... 39
- (12) Continuous charge trapping layer를 가지는 트랜지스터 메모리 소자 제작 및 동작 특성 평가 ... 41
- (13) 멀티레벨 정보 저장특성을 가지는 메모리 소자의 동작 특성 평가 ... 48
- (14) 투명 플렉서블 유기 메모리 소자의 제작 ... 56
- (15) 최적의 다층 정보저장층을 이용하여 3D 적층된 정보저장층을 가지는 트랜지스터 메모리 소자 개발 ... 64
- (16) rGO 기반의 플렉서블 메모리 소자의 제작 ... 67
- (17) 저온 공정 산화물 반도체 기반의 메모리 소자 제작 ... 71
- (18) Hf 조성에 따른 산화물 반도체 기반 트랜지스터의 신뢰도 향상 ... 73
- (19) 플렉서블 유기 메모리 소자 집적을 위한 기반 연구 ... 76
- 4. 목표달성도 및 관련분야에의 기여도 ... 82
- 4-1. 목표달성도 ... 82
- 4-2. 관련분야 기여도 ... 82
- 5. 연구결과의 활용계획 ... 84
- 6. 연구과정에서 수집한 해외과학기술정보 ... 84
- 7. 주관연구책임자 대표적 연구실적 ... 85
- 8. 참고문헌 ... 85
- 9. 연구성과 ... 87
※ AI-Helper는 부적절한 답변을 할 수 있습니다.