초록 ▼

IV. 연구 결과
본 연구를 통하여, 차세대 IMT-Advanced 시스템의 요구사항에 적합한 단말 RF 트랜시버의 요구사항을 도출하고, 이를 바탕으로 단말 송수신 핵심 구조를 연구, 개발하였다.
광대역(LTE Based 20MHz) OFDM 방식에 적합한 고효율 및 고선형성을 가진 송신 핵심 구조를 개발하여 최대 효율 30%이상을 달성할 수 있음을 입증하였다. 또한, 다중모드와 Scalable BW를 지원하는 디지털 IF 수신기의 핵심 구조를 개발하여 구현 타당성을 검증하고, 핵심 요소 설계 기술을 개발, 완료하였다.<

IV. 연구 결과
본 연구를 통하여, 차세대 IMT-Advanced 시스템의 요구사항에 적합한 단말 RF 트랜시버의 요구사항을 도출하고, 이를 바탕으로 단말 송수신 핵심 구조를 연구, 개발하였다.
광대역(LTE Based 20MHz) OFDM 방식에 적합한 고효율 및 고선형성을 가진 송신 핵심 구조를 개발하여 최대 효율 30%이상을 달성할 수 있음을 입증하였다. 또한, 다중모드와 Scalable BW를 지원하는 디지털 IF 수신기의 핵심 구조를 개발하여 구현 타당성을 검증하고, 핵심 요소 설계 기술을 개발, 완료하였다.
개발된 송수신 구조를 실험적으로 검증하기 위한 성능 시험 플랫폼을 개발하여 송신 신호처리 알고리즘 및 고효율 송신 구조의 성능 시험을 통해 구현 가능성을 분석하였다.

Abstract ▼

4. Research Results
According to this project, the requirements of the UE RF transceiver suitable for the next generation IMT-Advanced system, are derived and based on these requirements, the UE Tx/Rx core structures are studied and developed.
The results established maximum efficiency up to 3

4. Research Results
According to this project, the requirements of the UE RF transceiver suitable for the next generation IMT-Advanced system, are derived and based on these requirements, the UE Tx/Rx core structures are studied and developed.
The results established maximum efficiency up to 30% could be accomplished by using the core high efficiency/high linearity transceiver structure, suitable for the wideband(LTE based 20MHz) OFDM technology.
Morevoer, the core structure of digital IF receiver ,supporting multi-mode/scalable BW, are developed and actual feasibility is verified.
The performance test platform to verify the developed transceiver structure are studied and the feasibility is verified by performance test of transmitter signal processing algorithm and high effective transmitter structure.

목차 Contents

• 표지 ... 1
• 인사말씀 ... 5
• 제출문 ... 6
• 요약문 ... 7
• ABSTRACT ... 11
• CONTENTS ... 15
• List of Figures ... 18
• List of Tables ... 21
• 목차 ... 23
• 그림 목차 ... 26
• 표 목차 ... 29
• 제 1 장 서론 ... 33
• 제 1 절 연구 개발의 중요성 ... 33
• 제 2 절 연구 개발 동향 ... 34
• 1. 세계 기술 현황 ... 34
• 2. 국내 기술 현황 ... 37
• 제 3 절 연구 개발 목표 ... 39
• 1. 최종 목표 ... 39
• 2. 연차별 연구 개발 내용 ... 39
• 3. 당해 단계(1단계) 연구 개발 내용 ... 41
• 제 2 장 UDMR 시스템 요구사항 정의 ... 45
• 제 1 절 기능 요구 사항 ... 45
• 제 2 절 성능 요구 사항 ... 45
• 1. 주파수 영역 ... 45
• 2. 채널 대역폭과 샘플링 주파수 ... 46
• 3. 송신 전력 ... 47
• 4. EVM ... 48
• 5. Spectrum Emission Mask (SEM) ... 48
• 6. 최대 입력 전력 ... 49
• 제 3 장 UDMR 송신부 구조 설계 ... 53
• 제 1 절 고효율 송신구조의 중요성 ... 53
• 1. 단말기 효율 ... 53
• 제 2 절 효율 송신구조 기술동향 분석 ... 55
• 1. Switching Power Amplifiers ... 55
• 2. High Efficiency transmitter(Tx) 구조 ... 58
• 제 3 절 UDMR 송신부 구조 설계 ... 70
• 1. UDMR Txs ... 70
• 2. UDMR 측정 결과 ... 80
• 제 4 절 UDMR 송신부 구조 성능 결과 ... 86
• 제 4 장 UDMR 수신부 구조 설계 ... 91
• 제 1 절 수신부 개요 ... 91
• 제 2 절 UDMR 수신부 구성 Block ... 93
• 1. RFE (RF Front End) ... 93
• 2. DoC (RF-IF Down Converter) ... 95
• 3. AFE (Analog Front End) ... 96
• 4. ABE (Analog Back End) ... 96
• 5. DRX (Digital Receiver Chain) ... 96
• 제 3 절 UDMR 수신부 동작 ... 97
• 1. UDMR 수신부 동작 개요 ... 97
• 2. UDMR 수신부 장단점 ... 98
• 3. IF 주파수 선정 ... 98
• 4. 수신부 필터 특성 I (AFE) ... 99
• 5. 수신부 필터 특성 II (AFE+ABE) ... 106
• 6. 수신부 성능 (AFE+ABE) ... 107
• 7. 채널 필터링 (DRX) ... 111
• 제 4 절 UDMR 수신부 구현 사양 ... 112
• 제 5 절 UDMR 수신부 AFE block 설계 ... 113
• 1. SCN(Switched Capacitor Network) 설계 ... 113
• 2. DSM(Direct Sampling Mixer) 설계 ... 116
• 제 6 절 UDMR 수신부 RFE block 설계 ... 124
• 1. RF Band-pass Filter 설계 ... 124
• 2. Wideband LNA 설계 ... 131
• 제 5 장 RTP08 구조 설계 ... 139
• 제 1 절 RTP 개요 ... 139
• 제 2 절 디지털 신호처리부 설계 ... 140
• 1. OFDM변조 데이터 발생부 ... 140
• 2. 신호크기 추출기 ... 140
• 3. 위상 추출기 ... 141
• 4. DSM(Delta Sigma Modulator) ... 141
• 제 3 절 Baseband & RF 아날로그 신호처리부 ... 142
• 1. Multi-bit DSM Tx RF 구조 ... 142
• 2. Single-bit DSM Tx RF 구조 ... 142
• 제 4 절 측정 시뮬레이터 ... 143
• 1. 시뮬레이터의 구성 ... 144
• 2. 측정 장치의 구성 ... 146
• 3. 테스트 신호의 생성 및 분석 ... 147
• 제 6 장 결 론 ... 157
• [부록] 약 어 표 ... 159
• 끝페이지 ... 161