초록 ▼

4. 연구결과
융합부품실험실 환경이 5 인치 기준에서 6 인치로 전환됨에 따라 기존의 공정을 재정립하여 안정화에 기하였고, 공정지원 범위와 소자 제작 범위를 확대하기 위한 추가적인 장비 도입 등으로 새로운 공정 기술을 도입하고 새로운 기술의 제품군을 개발하기 위한 검증을 하였다. 이러한 과정에서 음성감광막형성 공정기술, 고밀도플라즈마(HDP) 식각기술, 고온 산화막 증착기술과 SiON 공정기술 및 CMP 기술을 개발하였고, 이를 응용하는 1 단계로 500V 급 파워소자 기술, 트렌치 게이트를 사용한 고효율 파워소자 기술 및 w

4. 연구결과
융합부품실험실 환경이 5 인치 기준에서 6 인치로 전환됨에 따라 기존의 공정을 재정립하여 안정화에 기하였고, 공정지원 범위와 소자 제작 범위를 확대하기 위한 추가적인 장비 도입 등으로 새로운 공정 기술을 도입하고 새로운 기술의 제품군을 개발하기 위한 검증을 하였다. 이러한 과정에서 음성감광막형성 공정기술, 고밀도플라즈마(HDP) 식각기술, 고온 산화막 증착기술과 SiON 공정기술 및 CMP 기술을 개발하였고, 이를 응용하는 1 단계로 500V 급 파워소자 기술, 트렌치 게이트를 사용한 고효율 파워소자 기술 및 wafer level integrated passive device 용 저항과 캐패시터소자를 개발 검증하였다.
따라서 기존에 보유하고 있던 CMOS 소자, SiGe HBT 소자, 각종 센서소자의 개발지원은 물론이고, 첨단 관련 융합부품소자 및 소재 기술연구에 필요한 실험실환경이 조성됨에 따라서 더욱 유연성이 있는 연구 업무에도 도움을 줄 수 있게 되었다.
2009 년도에는 실리콘 관련 실험실에서 617 run, 11,460 wafer, 18,436 step 이었으며, 물성분석실험실에는 896 의뢰 건수에 22,878 시료를 분석 지원하였고, 패키징실험실에서는 601 의뢰 건수에 4,099 시료를 제작 지원하였다. 특히 원외 지원의 경우 기존의 단위공정 지원에서 IC 및 소자제작 지원 형태로 전환하여 융합부품실험실을 이용한 실질적인 반도체 제품에 대한 지원이 많이 이루어지도록 하였다. 또한, 반도체 실험실 운영 현황을 분석하여 정리하였으며, 장비 가동률 및 반도체 유틸리티, 오.폐수 관리 등 전반적인 반도체 시설운영 현황도 파악하여 궁극적으로는 안전하고 효율적인 반도체시설 운영이 되도록 하였다.

Abstract ▼

4. RESULTS
The process conditions after the set-up of conversion from 5 inch wafer process to 6 inch wafer process equipment was stabilized. We adopted additional equipments and new process for the new products and verified the process technology.
The negative photo-resist process, high densit

4. RESULTS
The process conditions after the set-up of conversion from 5 inch wafer process to 6 inch wafer process equipment was stabilized. We adopted additional equipments and new process for the new products and verified the process technology.
The negative photo-resist process, high density plasma(HDP) etching process, high temperature oxide deposition process and chemical mechanical polishing(CMP) process was developed. Also, we verified the process by fabrication of the 500V power device, trench-gated high efficient power device and resistor/capacitor for wafer level integrated passive devices.
We can support technologies of CMOS device, SiGe HBT device and sensor devices which we already hold. Additionally, we can support the new technology of convergence components device and material research by advanced experimental environments of laboratory
In 2009, ETRI laboratory has supported 617 runs, 11,460 wafers and 18,436 process steps in silicon lab, 896 runs, 22,878 samples in material analysis lab, 601 runs 4,099 samples in packaging lab. Especially, in case of outside fabrication services we supported the IC and device fabrication expanded from the unit process, which contributed to the commercialization of fabricated semiconductor devices. In addition, we have analyzed and scheduled the status of run operation in semiconductor laboratory including the operational rate of equipment, utility, and sewage/waste water. Ultimately, this management has made the semiconductor facility of ETRI operate effectively and safely.

목차 Contents

• 인사말씀 ... 1
• 제출문 ... 2
• 참여연구원 ... 3
• 요약문 ... 4
• ABSTRACT ... 8
• CONTENTS ... 13
• TABLES ... 16
• FIGURES ... 17
• 목 차 ... 20
• 표 목 차 ... 23
• 그 림 목 차 ... 24
• 제1장 서 론 ... 27
• 제2장 6인치 장비전환 및 시설확충 ... 30
• 제1절 서 론 ... 31
• 제2절 장비전환 및 시설확충 ... 31
• 1. 장비전환 ... 32
• 2. 시설확충 ... 33
• 3. Spare Parts 및 시운전 재료 확보 ... 34
• 제3절 라인검증 공정검색 ... 36
• 1. PAD 센서 제작 및 특성 ... 36
• 2. CMOS 소자 제작 및 특성 ... 38
• 3. 사진전사 공정 Set-up ... 40
• 4. 식각 공정 Set-up ... 42
• 5. HTO 및 Sputter 박막 공정 Set-up ... 44
• 제4절 결 론 ... 45
• 제3장 반도체 소자 및 공정 기술개발 ... 47
• 제1절 서 론 ... 48
• 제2절 음성감광막형성 공정 기술 ... 50
• 1. 서 론 ... 50
• 2. 공정 실험 ... 51
• 3. 결 론 ... 59
• 제3절 HDP 식각 기술 ... 60
• 1. 서 론 ... 60
• 2. 공정 검증 결과 ... 61
• 3. 결 론 ... 71
• 제4절 HTO 및 SiON 공정 실험 ... 72
• 1. 서 론 ... 72
• 2. 공정 실험 ... 73
• 3. 결 론 ... 78
• 제5절 CMP 기술 ... 80
• 1. 서 론 ... 80
• 2. 공정 실험 ... 82
• 3. 실험 결과 ... 83
• 4. 결 론 ... 88
• 제6절 500V 급 Planar type power DMOS 기술 ... 89
• 1. 서 론 ... 89
• 2. 실험 내용 ... 90
• 3. 결 론 ... 96
• 제7절 WL-IPD 용 저항 및 캐패시터 개발 ... 97
• 1. 서 론 ... 97
• 2. 개발 내용 ... 98
• 3. 소자 제작 및 측정 결과 ... 99
• 4. 결 론 ... 102
• 제8절 E-Bike용 트렌치 게이트 파워 MOSFET 기술 ... 103
• 1. 서 론 ... 103
• 2. 트렌치 게이트 파워 MOSFET 설계 ... 104
• 3. 소자 제작 및 특성 평가 ... 105
• 4. 결 론 ... 107
• 제9절 결 론 ... 109
• 제4장 반도체실험실 운영기술 개발 ... 110
• 제1절 서 론 ... 111
• 제2절 융합부품실험실 공정운영 ... 112
• 제3절 융합부품실험실 공정장비 유지보수 ... 116
• 제4절 물성분석실험실 운영 ... 120
• 제5절 패키징실험실 운영 ... 122
• 제6절 결 론 ... 124
• 제5장 결론 및 건의사항 ... 126
• 끝페이지 ... 128