최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
DataON 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Edison 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Kafe 바로가기주관연구기관 | 주성엔지니어링 |
---|---|
연구책임자 | 김근태 |
참여연구자 | 최성혁 , 김동해 , 김상민 , 권기청 , 황기웅 , 주정훈 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2012-11 |
과제시작연도 | 2011 |
주관부처 | 지식경제부 Ministry of Knowledge Economy |
등록번호 | TRKO201700001126 |
과제고유번호 | 1415117597 |
사업명 | 전자정보디바이스산업원천기술개발 |
DB 구축일자 | 2017-09-20 |
키워드 | 반도체 건식식각장치.가열식 정전척.CD 균일도.폴리실리콘.폴리 게이트 식각.고자분리 트렌치 식각. |
최종목표
≤ 3% 고 균일 도를 가진 25nm급 Poly Etcher 장비 개발 및 핵심 부품 기술 개발하여 양산 신뢰성 및 상용화
개발내용 및 결과
가. 과제 최종 개발 목표 달성 완료
최종 목표인 ≤2.5% 고 균일 도를 가진 25nm급 Poly Etcher 장비 개발 및 핵심 부품 기술 개발하여 양산 신뢰성 및 상용화 완료
나. 세부 개발 내용 및 결과
1) 25nm급 Poly Etch 공정 기술 확보 완료
2) H/W 핵심 요소 기술 및 공정 Tuning Knobs 기술 개발 완료
최종목표
≤ 3% 고 균일 도를 가진 25nm급 Poly Etcher 장비 개발 및 핵심 부품 기술 개발하여 양산 신뢰성 및 상용화
개발내용 및 결과
가. 과제 최종 개발 목표 달성 완료
최종 목표인 ≤2.5% 고 균일 도를 가진 25nm급 Poly Etcher 장비 개발 및 핵심 부품 기술 개발하여 양산 신뢰성 및 상용화 완료
나. 세부 개발 내용 및 결과
1) 25nm급 Poly Etch 공정 기술 확보 완료
2) H/W 핵심 요소 기술 및 공정 Tuning Knobs 기술 개발 완료
가) High Vacuum Conductance Process Chamber 제작 완료
나) Center/Edge Controllable Plasma Source 개발 완료
다) 회전방향의 Symmetry 및 반경방향의 균일도 개선 Antenna 제작완료
라) Gas Distribution Control System 기술 개발 완료
마) Multi or Dual Zone 및 고속 온도제어 Tunable ESC 기술 개발 완료
3) H/W 핵심 요소 기술 및 공정 Tuning Knobs 기술 적용된 양산 chamber 제작 완료
4) Poly etch 공정 기술 확보 완료
가) 25 nm Flash Floating Gate Poly Etch
나) 25 nm Flash STI Etch
다) 4x nm Flash Floating Gate Poly Etch
라) 4x nm Flash STI Etch
마) 1x nm Flash STI Etch
바) 1x nm Flash Floating Gate Poly Etch
사) 1x nm Flash Spacer Oxide etch
아) 2xnm DRAM Spacer Oxide etch
5) 상용화
본 과제를 통해 소자업체로부터 Flash 및 DRAM용 소자에 대한 poly etch 공정 평가 완료하였으며, 소자업체인 SK hynix에 상용화 장비 출하 예정임.
기술개발 배경
디바이스 design rule(DR)에 가장 critical하게 적용되어 미세화가 이루어지는 공정이 gate 및 STI(shallow trench isolation)pattern으로 2010년대에는 gate length가 18nm 이하가 될 전망이다. 이에 소자의 동작 특성을 확보하기 위하여 gate pattern의 critical 한 CD, CD bias 및 micro loading을 최소화할 수 있는 식각 장비가 필요하다.
25 nm급 Flash 및 DRAM Memory에서 Transistor의 신호 제어를 위한 STI, Gate 등 초미세패턴 식각 가공에 적용하고 있어 더욱 필요한 개발이고 중요하다 할 수 있다. 이는 향후 반도체 소자를 초고집적 하는 데 있어 중요한 공정 장치로 부각되고 있다.
핵심개발 기술의 의의
가. High Vacuum Conductance Process Chamber 제작 기술: 이전 모델의 업그레이드이며 개발 난이도는 다른 핵심기술에 적합한 기술이므로 상이며 모든 설계 및 제작 기술이 국산화 가능함.
나. Center/Edge Controllable Plasma Source 개발 기술 : 이전 모델의 업그레이드이며 개발 난이도는 중이며 기술이 system에 적용되어 공정 능력 향상 가능함
다. 회전방향의 Symmetry 및 반경방향의 균일도 개선 Antenna 제작 : 이전 모델의 업그레이드이며 개발 난이도는 상이며 설계 및 제작은 국산화하고 있으며 단일제품으로는 수출 불가하지만 System으로 수출 가능
라. Gas Distribution Control System 기술 개발 : 신규 개발이며 개발 난이도는 상이며 기술은 국산화됨.
마. Multi or Dual Zone 및 고속 온도제어 Tunable ESC 기술 개발 : 신규 개발이며 개발 난이도는 상, 설계 및 제작 기술 국산화 완료, 기술 수출 가능함.
바. 25nm급 Poly Etch 공정 기술 : 신규 개발이며, 개발난이도 상, 국내기술을 통한 공정 기술 확보됨.
적용 분야
Poly 및 Double Pattern Tech. 공정 Etch, Hardmask Etch
(출처 : 기술개발사업 최종보고서 초록)
과제명(ProjectTitle) : | - |
---|---|
연구책임자(Manager) : | - |
과제기간(DetailSeriesProject) : | - |
총연구비 (DetailSeriesProject) : | - |
키워드(keyword) : | - |
과제수행기간(LeadAgency) : | - |
연구목표(Goal) : | - |
연구내용(Abstract) : | - |
기대효과(Effect) : | - |
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.