초록 ▼

□ 연구결과
본 과제를 통하여 Self-Checking ALU의 Area Overhead를 줄이고, 효율성을 극대화 하는 데 사용될 수 있는 Self-Checking Adder with Fault Localization 및 Self-Reparing Adder를 개발하였기 때문에 이의 파급효과가 매우 클 것으로 기대된다.

본 과제를 통하여 아래와 같이 국내특허를 3건 등록하였고, SCI급 국제학술지에 논문 4건 게재 (1건 게재승인) 하였음.
SCIE급 국제학술지 게재 논문:
- Self-Checking

□ 연구결과
본 과제를 통하여 Self-Checking ALU의 Area Overhead를 줄이고, 효율성을 극대화 하는 데 사용될 수 있는 Self-Checking Adder with Fault Localization 및 Self-Reparing Adder를 개발하였기 때문에 이의 파급효과가 매우 클 것으로 기대된다.

본 과제를 통하여 아래와 같이 국내특허를 3건 등록하였고, SCI급 국제학술지에 논문 4건 게재 (1건 게재승인) 하였음.
SCIE급 국제학술지 게재 논문:
- Self-Checking Look-up Tables using Scalable Error Detection Coding(SEDC) Scheme (Journal of Semiconductor Technology and Science Vol.13 No.5, 2013.10)
- Comments on "Self-Checking Carry-Select Adder Design Based on Two-Rail Encoding" (IEEE Transactions on Circuits and Systems I, 2014.07)
- A Low-overhead Multiple-SEU Mitigation approach for SRAM-based FPGAs with Improved Reliability (IEEE Transactions on Nuclear Science, 2014.05.)
- Self-Repairing Adder using Fault Localization (Microelectronics Reliability, 2014.03.)
- Self-Repairing Radix-2 Signed-Digit Adder with Multiple Error Detection, Correction, and Fault Localization (Microelectronics Reliability, 2016 게재예정)
국내특허 등록 3건:
- 자가 치유 생체 모사형 오류허용 에프피지에이(SELF-REPAIRING BIO-INSPIRED FAULT-TOLERANT FPGA) (등록번호: 10-1400809-0000) (등록연월: 20140522)
- 자가 검사 전 가산기 및 그 전 가산기를 포함하는 자가 검사 캐리 (등록번호: 10-1499791) (동록연월: 20150302)
-자가검사 이진 부호숫자 가산기의 결함검출 및 오류정정 방법, 그 방법을 수행하기위한 디지털 논리회로 (등록번호:10-1618227) (동록연월: 20160428)
(출처 : 한글요약문 4p)

Abstract ▼

□ Result
We developed SEDC(Scalable Error Detection Coding) based Self-checking ALU during the first year of the project. We also development a low-overhead multiple SEU mitigation scheme and self-repairing adder using fault localization during the second year of the project. To improve delay and

□ Result
We developed SEDC(Scalable Error Detection Coding) based Self-checking ALU during the first year of the project. We also development a low-overhead multiple SEU mitigation scheme and self-repairing adder using fault localization during the second year of the project. To improve delay and reduce the overhead of recovery. we developed new efficient methods for fault detection and lacalization, in addition to the full error-correction, targeting stack-at and multi-cycle transient (MCT) faults in radix-2 signed-digit adders through a combination of time and hardware redundancy during the final year of the project.
SCI(E) Journal publications:
- Self-Checking Look-up Tables using Scalable Error Detection Coding(SEDC) Scheme (Journal of Semiconductor Technology and Science Vol.13 No.5, 2013.10)
- Comments on "Self-Checking Carry-Select Adder Design Based on Two-Rail Encoding" (IEEE Transactions on Circuits and Systems I, 2014.07)
- A Low-overhead Multiple-SEU Mitigation approach for SRAM-based FPGAs with Improved Reliability (IEEE Transactions on Nuclear Science, 2014.05.)
- Self-Repairing Adder using Fault Localization (Microelectronics Reliability, 2014.03.)
- Self-Repairing Radix-2 Signed-Digit Adder with Multiple Error Detection, Correction, and Fault Localization (Microelectronics Reliability, 2016 게재예정)
Three domestic patents:
- 자가 치유 생체 모사형 오류허용 에프피지에이(SELF-REPAIRING BIO-INSPIRED FAULT-TOLERANT FPGA) (등록번호: 10-1400809-0000) (등록연월: 20140522)
- 자가 검사 전 가산기 및 그 전 가산기를 포함하는 자가 검사 캐리 (등록번호: 10-1499791) (동록연월: 20150302)
-자가검사 이진 부호숫자 가산기의 결함검출 및 오류정정 방법, 그 방법을 수행하기위한 디지털 논리회로 (등록번호:10-1618227) (동록연월: 20160428)
(출처 : SUMMARY 5p)

목차 Contents

• 표지 ... 1
• 목차 ... 2
• 연구계획 요약문 ... 3
• 연구결과 요약문 ... 4
• 한글요약문 ... 4
• SUMMARY ... 5
• 연구내용 및 결과 ... 6
• 1. 연구개발과제의 개요 ... 6
• 2. 국내외 기술개발 현황 ... 13
• 3. 연구수행 내용 및 결과 ... 15
• 4. 목표달성도 및 관련분야에의 기여도 ... 27
• 5. 연구결과의 활용계획 ... 29
• 6. 연구과정에서 수집한 해외 과학기술정보 ... 30
• 7. 참고문헌 ... 31
• 8. 연구성과 ... 33
• 9. 국가과학기술지식정보서비스에 등록한 연구시설.장비 현황 ... 38
• 10. 연구개발과제 수행에 따른 연구실 등의 안전조치 이행실적 ... 38
• 11. 기타사항 ... 39
• 끝페이지 ... 39