초록 ▼

□ 연구개요
○ 종래 실리콘 전력반도체의 발전은 재료적 한계에 부딪혀 소자 셀 밀도와 전기적 특성의 개선이 더는 이루어지지 않는 상황에서 와이드 밴드 갭 물질이면서 열 산화로 SiO₂ 형성이 가능하고 수직형 소자가 가능한 4H-SiC가 주목을 받고 있음. 4H-SiC는 동일 항복 전압에서 온-저항을 1/10배 감소시킬 수 있고 에너지 밴드 갭이 커서 고온 동작에 적합함. 하지만 4H-SiC MOS의 게이트 절연막과 인터페이스에 기판에서 확산한 탄소로 인한 전자 트래핑과 쿨롱 산란은 순방향 전류와 전계 효과

□ 연구개요
○ 종래 실리콘 전력반도체의 발전은 재료적 한계에 부딪혀 소자 셀 밀도와 전기적 특성의 개선이 더는 이루어지지 않는 상황에서 와이드 밴드 갭 물질이면서 열 산화로 SiO₂ 형성이 가능하고 수직형 소자가 가능한 4H-SiC가 주목을 받고 있음. 4H-SiC는 동일 항복 전압에서 온-저항을 1/10배 감소시킬 수 있고 에너지 밴드 갭이 커서 고온 동작에 적합함. 하지만 4H-SiC MOS의 게이트 절연막과 인터페이스에 기판에서 확산한 탄소로 인한 전자 트래핑과 쿨롱 산란은 순방향 전류와 전계 효과 이동도를 급격히 감소시켜 온-저항 증가와 전력의 고밀도화의 장애 요인이 되고 있음. 4H-SiC MOS 소자가 자동차 전장을 포함한 시장에 확대되기 위해서 4H-SiC 게이트 절연막 인터페이스 연구가 필요함.

○ 트렌치-게이트 SiO₂/4H-SiC MOSFET의 경우 4H-SiC 결정면에 다른 경우 결정면에 따른 SiO₂ 두께와 전기적 특성이 편차가 크므로 원자층 증착법은 SiO₂/4H-SiC MOSFET의 게이트 절연막 형성 방법으로 적합함. 또한, SiO₂/4H-SiC MOS의 게이트 절연막 공정뿐만 아니라 후처리 어닐링 공정 효과, 게이트 절연막/반도체 인터페이스 평가법과 고온 게이트 누설전류 메커니즘 연구가 필요함.

○ 연구범위는 원자층 증착법과 후처리 어닐링을 포함하여 다양한 SiO₂/4H-SiC MOS 커패시터를 제작하고 평탄대 전압, 유효 절연막 전하 밀도, 누설전류, 절연막 항복 전계를 측정하고, Fowler-Nordheim 터널링과 Poole-Frenkel 방출 메커니즘을 분석하는 것이었음. 또한, 다른 와이드 밴드 갭 반도체인 GaN과 다이아몬드 전력 소자의 연구도 포함함.

□ 연구 목표대비 연구결과
○ 최종 연구목표대비 연구결과는 원자층 증착법 SiO₂/4H-SiC MOS의 측정을 통하여 달성되었으며, 열산화 SiO₂/4H-SiC MOS보다 우수한 전기적 특성을 가짐.
○ 히스테리시스 전압: 50mV 이하 목표대비 42~48mV 달성
○ 게이트 절연막 항복 전계: 8 MV/cm 이상 목표대비 8MV/cm 달성
○ 유효 절연막 전하 밀도: 5 × 10¹¹/cm² 이하 목표대비 4.475 × 10¹¹/cm² 달성

□ 연구개발결과의 중요성
○ 전기자동차 및 산업용 전력 변환 장치에 1,200V급 트렌치-게이트 4H-SiC MOSFET가 주류가 될 것으로 예상하며, SiO₂/4H-SiC MOSFET의 게이트 절연막/4H-SiC 인터페이스는 중요함.
○ 본연구결과는 4H-SiC 기판으로부터 탄소 확산으로 인한 게이트 절연막/4H-SiC 인터페이스에 존재하는 트랩을 감소시켜 전계 효과 이동도, 온-저항 및 신뢰성을 개선할 수 있으므로 중요함. 4H-SiC를 산화시켜 SiO₂ 게이트 절연막을 성장할 수 있으나 4H-SiC 결정면에 따른 SiO₂ 두께와 전기적 특성이 달라지지만, 원자층 증착법은 4H-SiC 결정면에 따른 SiO₂ 두께와 박막 특성이 균일한 장점이 있으므로 유망하고 중요함. 마지막으로, 원자층 증착법과 nitric oxide 후처리 어닐링을 진행하여 SiO₂/4H-SiC 인터페이스를 개선함.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• 2. 연구수행내용 및 연구결과 ... 4
• ○ 물리적 기상 증착 SiO2/4H-SiC MOS의 연구 ... 4
• ○ 원자층 증착법 SiO2/4H-SiC MOS 연구 ... 6
• ○ BDEAS, O3 기반 원자층 증착법 SiO2/4H-SiC MOS 연구 ... 7
• ○ 원자층 증착법 SiO2/4H-SiC MOS의 후처리 어닐링 연구 ... 8
• ○ SiO2/4H-SiC MOS 커패스터의 C-V sweeping 방향에 따른 연구 ... 10
• ○ Two-zone RESURF와 소스 필드 플레이트가 설계된 수평형 SiO2/4H-SiC MOSFET 설계 ... 10
• ○ SiO2/4H-SiC MOSFET의 신뢰성 연구 ... 12
• ○ AlGaN/GaN MIS-HEMT 연구 ... 13
• ○ 다이아몬드 쇼트키 다이오드의 수치해석 모델링 연구 ... 14
• ○ SiO2/4H-SiC MOS의 고온 게이트 누설전류 메커니즘 연구 ... 14
• 3. 연구개발결과의 중요성 ... 20
• 4. 참고문헌 ... 21
• 5. 연구성과 ... 22
• 대표적 연구실적 ... 25
• 끝페이지 ... 34