최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
DataON 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Edison 바로가기다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
Kafe 바로가기주관연구기관 | 포항공과대학교 Pohang University of Science and Technology |
---|---|
연구책임자 | 이병훈 |
참여연구자 | 정종완 , 이가영 , 김용훈 , 조경재 |
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 2021-07 |
과제시작연도 | 2021 |
주관부처 | 과학기술정보통신부 Ministry of Science and ICT |
등록번호 | TRKO202200011864 |
과제고유번호 | 1711132917 |
사업명 | 나노·소재기술개발(R&D) |
DB 구축일자 | 2022-10-06 |
키워드 | 다치로직.초저전력.그래핀 배리스터.삼진로직소자.삼진로직회로.Multi valued logic.Ultra-low power.Graphene barristor.Ternary logic device.Ternary logic circuit. |
□ 연구개발 목표 및 내용
○ 최종 목표
저온 3차원 집적공정을 사용하여 제작된 삼진로직소자를 활용하여, 8 bit ALU 을 구성, 동일성능의 이진연산 비교시스템 대비 PDP 1/10이하의 절전효과를 구현
• 삼진로직소자 응용 단위 회로 및 저온집적공정 개발 (450℃)
• 저온 집적공정을 이용한 삼진 ALU-이진 MCU 성능 평가 및 최적화 (절전 성능검증-PDP 1/10 이하)
○ 전체 내용
삼진로직소자(그래핀 배리스터, 2차원 소재 기반 소자 등) 를 개발하고, 삼진로직 단위회로를
□ 연구개발 목표 및 내용
○ 최종 목표
저온 3차원 집적공정을 사용하여 제작된 삼진로직소자를 활용하여, 8 bit ALU 을 구성, 동일성능의 이진연산 비교시스템 대비 PDP 1/10이하의 절전효과를 구현
• 삼진로직소자 응용 단위 회로 및 저온집적공정 개발 (450℃)
• 저온 집적공정을 이용한 삼진 ALU-이진 MCU 성능 평가 및 최적화 (절전 성능검증-PDP 1/10 이하)
○ 전체 내용
삼진로직소자(그래핀 배리스터, 2차원 소재 기반 소자 등) 를 개발하고, 삼진로직 단위회로를 저온집적공정을 이용하여 제작, 성능을 검증한 후, 소자 1000개수준의 ALU를 제작하여, 삼진로직의 초절전기능을 검증하기 위해 다음과 같은 연구를 수행함
○ 1단계
□ 목표
그래핀 배리스터 기반 삼진로직 소자 개념 검증 및 삼진 로직 회로 설계
□ 내용
• 단일소자로 3-level 이상의 상태 구현이 가능한 그래핀 배리스터기반 삼진소자 개발 및 저온집적공정 개발 (450℃)
- 고품질 그래핀 이용 (시생산 시설 셋업 및 최적화): 그래핀 결함(ID/G) <0.1
- 그래핀 doping 공정 확립 : 그래핀의 면저항 < 500 Ω/□
- 소자성능: 상태분산도 < 10 % at 1σ, 3진 소자상태 간 분리 > 150 mV 확보
• 삼진로직에 최적화된 단위로직회로 개념 도출 및 실험적 성능검즘
- 삼진소자의 compact model 개발 (모델 정확도 90% 이상
- 회로 성능검증 및 신뢰성 확보
• 삼진로직을 이용한 8-bit ALU 시스템을 설계하고, 이진연산 시스템 대비 power delay product 1/10 이하의 전력절감효과를 CAD모델로 검증
- 삼진 시퀀셜 로직을 이용한 ALU 시스템 설계
- 삼진 ALU 시스템의 CAD 기반 절전성능 평가: 8bit 이진시스템과 동등성능
○ 2단계
□ 목표
삼진로직소자 응용 8bit ALU 시스템 구현
□ 내용
• 중규모 집적 삼진소자기반 단위회로 집적공정 개발 및 대면적 집적공정 개발
- 소자 2000개 수준의 ALU 시스템 집적공정개발 (2층 배선공정 포함) (단위회로 검증은 GIST시설 이용, 집적회로는 나노종합팹 시설 이용)
• 삼진로직을 이용한 8bit ALU 구현 및 성능 개선 효과 검증
- 삼진로직 ALU를 다치로직을 이용하여 저온 3차원 집적을 이용하여 구현
- 삼진로직 input을 위한 이진회로는 MPW를 이용하여 제작
• 삼진 ALU 시스템 성능 평가 및 최적화
- 이진연산 시스템 대비 Power Delay Product 1/100 수준 달성
□ 연구개발성과
○ 세계 최초로 상온에서도 단일소자만으로 안정적인 삼진로직을 구현할 있는 소자개념을 제안하고, 삼진로직소자 및 대면적 집적 회로를 실험적으로 구현했음
○ 단일소자로 삼진로직구현이 가능하다는 것을 입증함으로써 글로벌한 후속 연구를 유도하는 등 기술어젠다를 선도하는 세계적 연구그룹을 육성했음
○ 저널논문 74건 (상위 10%내 16건), 학회논문 148건, 수상실적 18건, 언론 홍보 7건, 해외특허 5건 출원, 1건 등록, 국내 특허 14건 출원, 3건 등록, 창업 2건(직접 창업 1건, 파생연구 창업 1건) 및 투자유치 2건(총투자규모 8억)
○ 신소자기반 ,설계, 집적공정을 통한 시스템 구현이 가능한 고급연구인력 양성 (박사후 연구원 17명, 박사 11명, 석사 18명, 학사 1명)
○ 본 과제를 통해 개발된 삼진로직소자 및 집적회로 제작공정을 포항공과대학교 나노기술융합센터 팹II에 이전하여, 관련연구자들이 해당공정을 활용할 수 있는 환경구축
○ 본 과제를 통해 개발된 삼진로직 핵심기술 창업 1건, 파생기술 창업 1건 등 총 2건의 창업으로 멀티레벨로직 기반 초저전력 시스템 연구 및 상용화 생태계 구성에 기여 (창업기업중 1개사는 현재까지 8억원의 투자유치, 기업가치는 30억이상을 인정받았음)
□ 연구개발성과 활용계획 및 기대 효과
○ 삼진로직 관련 IP를 기반으로 창업한 기업들을 기반으로 초저전력 IT 시스템 분야에서의 시장확보에 기여할 수 있을 것으로 기대하고 있음
○ 그래핀 웨이퍼 제작기술을 보유한 알파그래핀은 2025년까지 CVD그래핀 세계시장의 10%확보 (~520억)을 목표로 시양산 시설을 구축중임
○ 본 과제를 통해 개발된 이차원 소재, 그래핀 소재를 이용한 집적회로 제작기술, 도핑, 신소재 패터닝, 유기소재패터닝, 저저항 contact기술등 단위공정 기술은 나노인 프라혁신사업을 통해 나노인프라네트웍 기술로 공공에게 제공되도록 지원할 계획임 (2021년 8월부터 시작되는 사업에 지원중임, 관련공정은 나노융합기술원 (NINT)의팹II에 set-up되어있음)
○ 안정적인 대면적 이차원소재기반 집적공정을 나노인프라네트웍에 제공하게되면 관련분야 연구가 활성화될 수 있는 계기가 될 것으로 기대하고 있음
(출처 : 요약문 2p)
과제명(ProjectTitle) : | - |
---|---|
연구책임자(Manager) : | - |
과제기간(DetailSeriesProject) : | - |
총연구비 (DetailSeriesProject) : | - |
키워드(keyword) : | - |
과제수행기간(LeadAgency) : | - |
연구목표(Goal) : | - |
연구내용(Abstract) : | - |
기대효과(Effect) : | - |
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.