초록 ▼

◻ 연구개요
반도체 구동 소자는 고성능, 대용량을 위하여 고집적 고밀도화 되어 왔으며, 내부회로를 구성하는 금속 배선의 선폭 및 중간 절연체의 두께가 감소하며, Chip 속도는 스위칭 속도보다 배선에 의한 RC delay에 의해 결정됨. 배선의 기생 용량을 줄이기 위해서 배선의 면적 및 선폭, 중간 절연체의 유전상수를 줄이는 방법이 있으나, 소자 내 배선 구조를 변화시키는 것은 한계에 직면해 있음. 따라서 낮은 유전상수를 가지는 중간 절연 물질 (Inter layer dielectric, ILD)를 도입함으로써, 배선의 기생용

◻ 연구개요
반도체 구동 소자는 고성능, 대용량을 위하여 고집적 고밀도화 되어 왔으며, 내부회로를 구성하는 금속 배선의 선폭 및 중간 절연체의 두께가 감소하며, Chip 속도는 스위칭 속도보다 배선에 의한 RC delay에 의해 결정됨. 배선의 기생 용량을 줄이기 위해서 배선의 면적 및 선폭, 중간 절연체의 유전상수를 줄이는 방법이 있으나, 소자 내 배선 구조를 변화시키는 것은 한계에 직면해 있음. 따라서 낮은 유전상수를 가지는 중간 절연 물질 (Inter layer dielectric, ILD)를 도입함으로써, 배선의 기생용량을 감소시키는 기술의 개발이 반드시 요구됨. 이를 위하여 분자층 증착법 (MLD) 기반 Si 기반 저유전체 공정을 개발하고 이를 ILD로써 응용하고자 함. 또한 배선이 미세화됨에 따라 요구되는 EPE (Edge placement error) 또한 낮아져 Via 형성시 실패할 확률이 높아짐. 이를 위해 저유전 물질을 MLD를 이용하여 선택적으로 증착해 공정 마진을 향상시키고 Via를 올바르게 형성할 수 있는 FSAV (Fully self-aligned via) 공정법 개발을 최종목표로 함.

◻ 연구 목표대비 연구결과
▪ 1차년도: 분자층 증착법을 이용한 저유전율 유-무기 하이브리드 박막 개발
- MLD를 이용한 저유전율 SiOCH 제작 공정 개발
- SiOCH 제작을 위한 Si 전구체 및 유기 전구체 탐색
- 1차년도 목표 : 저유전 소재 개발 1건 이상, 누설 전류 10^-6 A/㎠ 이하 (@ 1 MV/cm), 유전율 3.5 이하, 용액 내 두께 변화 10% 이내 (H₂O, 유기, 산, 염기용액내), 논문 1건 이상, 특허 1건 이상
- 1차년도 연구결과 : 저유전 소재 개발 2건, 누설 전류 1.63 x 10^-9 A/㎠ (@ 4 MV/cm), 유전율 3.02, 용액 내 두께 변화 3.4% (180s Acetone dipping)
▪ 2차년도: 분자구조 및 조성 제어를 통한 유전율 조절 공정 개발
- monofunctional 유기 전구체를 이용한 도핑된 소재 개발
- 조성 제어 가능한 저유전율 SiNOC 소재 개발
- 선택적 MLD 공정을 위한 유기전구체 탐색
- 2차년도 목표 : 저유전 소재 개발 1건 이상, 누설 전류 10^-7 A/㎠ 이하 (@ 1 MV/cm), 유전율 3.2 이하, 열처리시 두께 변화 10% 이내, 논문 1건 이상, 특허 1건 이상
- 2차년도 연구결과 : 저유전 소재 개발 1건, 누설 전류 1.02 x 10^-9 A/㎠ (@ 1 MV/cm), 유전율 3.02, 열처리시 두께 변화 6.7% (400℃ Annealing)
▪ 3차년도: ILD를 위한 저유전율 박막 구조 최적화 및 FSAV를 위한 저유전체 선택 증착 개발
- 조성 및 분자 구조 조절을 통한 저유전체 특성 최적화
- FSAV를 위한 선택적 MLD 공정 개발
- 3차년도 목표 : 선택적 박막 증착 공정 개발 1건 이상, 박막 증착 선택성 5nm 이상, 논문 1건 이상, 특허 1건 이상
- 3차년도 연구결과 : 선택적 박막 증착 공정 개발 1건, 박막 증착 선택성 5nm, 논문 1건, 국제학회 발표 1건

◻ 연구개발성과의 활용 계획 및 기대효과(연구개발결과의 중요성)
▪ 기술적 요소
- 저유전체는 반도체 공정에서 필수적인 요소로, 반도체가 더욱 미세화됨에 따라 Chip 속도를 유지하기 위하여 소재의 진보가 필요함. 유전율이 3.0 이하의 저유전 물질은 차세대 반도체 금속 배선의 층간 물질 (ILD) 등으로의 이용될 예정이고, 기존 층간 절연 물질인 SiO2는 유전율이 3.9~4.2로 너무 높아 반도체 칩의 고집적화, 고속화 성능에 저해가 됨. 하지만 C, F, OH 화학 작용기, 혹은 공극율을 포함하는 Si 기반 박막을 제조하였을 때 유전율을 하락시킬 수 있어, Chip 속도의 물리적 한계를 뛰어넘을 수 있음.
- 원자층 증착법/분자층 증착법을 이용하여 선택적 MLD 증착 기술 개발시, 나노미터 단위의 선폭에서 정확한 박막 두께 조절이 가능하고 매우 높은 박막 두께 균일도를 달성할 수 있어, 단위 소자의 크기가 작고 복잡화되는 미래 소자를 위해 필수적인 기술로 요구될 수 있음.
▪ 사회경제적 요소
- 저유전 물질 개발뿐만 아니라 저유전 물질의 선택적 MLD 증착 기술을 개발함으로써 기존 공정 방식에서 발생 가능한 얼라인 오류 (Align error), 표면 오염 등의 문제를 FSAV 공정을 통하여 해소할 수 있고, 공정 단순화를 통해 공정 시간을 단축시켜 제품의 생산속도를 향상할 수 있어, 국외 반도체 파운드리 업체들과 비교하여 경쟁력을 확보할 수 있음.
- 본 연구를 바탕으로, 차세대 반도체 층간 재료 분야 외에도 필름형 나노 반응기, 차세대 photovoltaic/연료 전지의 전극, 분자 선택형 분리막, 광변조 박막 등의 다양한 분야에 응용이 가능할 것으로 예상되며, 신재품 및 신기술 개발을 통해 일자리 확대의 사회적 기여가 가능할 것으로 보임.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 4
• 1. 연구개발과제의 개요 ... 5
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 5
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 8
• 1) 정성적 연구개발성과(연구개발결과) ... 8
• 2) 세부 정량적 연구개발성과 ... 13
• 3) 목표 달성 수준 ... 13
• 4) 목표 미달 시 원인 분석 ... 14
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 14
• 5. 연구개발성과의 관리 및 활용 계획 ... 14
• 6. 자체점검표 ... 15
• 7. 참고문헌 ... 15
• 끝페이지 ... 21